CIP 2015 : G06F 13/364 : utilizando señales independientes de petición o de autorización,

p. ej. utilizando líneas separadas de petición y de autorización.

CIP2015GG06G06FG06F 13/00G06F 13/364[4] › utilizando señales independientes de petición o de autorización, p. ej. utilizando líneas separadas de petición y de autorización.

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G SECCION G — FISICA.

G06 COMPUTO; CALCULO; CONTEO.

G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16).

G06F 13/364 · · · · utilizando señales independientes de petición o de autorización, p. ej. utilizando líneas separadas de petición y de autorización.

CIP2015: Invenciones publicadas en esta sección.

Circuito eléctrico para la transmisión de señales entre dos maestros y uno o varios esclavos.

(22/01/2016) Circuito eléctrico que comprende dos maestros y uno o varios esclavos , diseñado para la transmisión de señales entre dos maestros y unos o varios esclavos , donde los dos maestros y el esclavo o los esclavos se encuentran conectados unos a otros mediante un sistema bus , donde cada uno de los dos maestros está diseñado para generar respectivamente al menos una señal de datos del maestro (MO) y para enviarla mediante una línea MO, donde las dos líneas MO que provienen de los maestros están conectadas una con otra y se encuentran conectadas al esclavo o a los esclavos y la señal de datos del maestro (MO) puede ser recibida por el esclavo o por los esclavos , donde en las salidas…

SISTEMA Y METODO PARA CONTROLAR UN BUS.

(01/02/2007) SE PODRA MEJORAR EL RENDIMIENTO DE UN BUS EN UN SISTEMA DE ORDENADOR CON DISPOSITIVOS MULTIPLES 102, 104, 106 ACCEDIENDO A UN BUS 132 COMPARTIDO COMUN MEDIANTE EL INCREMENTO DE LA PRODUCCION Y DISMINUYENDO LA LATENCIA MIENTRAS SE REALIZAN CAMBIOS DINAMICOS EN EL USO DEL BUS. LOS DISPOSITIVOS PRESENTAN UN NIVEL DE PRIORIDAD CONJUNTAMENTE CON UNA PETICION DE BUS AL CONTROLADOR DE BUS 120. TRAS LA RECEPCION DE SOLICITUDES MULTIPLES, UN ARBITRO DEL CONTROLADOR 130 DE BUS COMPARA LOS NIVELES DE PRIORIDAD ASOCIADOS CON LAS DIFERENTES PETICIONES DE BUS Y OTORGA EL CONTROL DEL BUS AL DISPOSITIVO QUE TIENE EL NIVEL DE PRIORIDAD MAS ALTO. DURANTE CADA CICLO EN QUE EL DISPOSITIVO TIENE EL CONTROL DEL BUS, UN CIRCUITO LOGICO DE REALIMENTACION DEL CONTROLADOR…

MECANISMO DE ARBITRAJE EN COLAS DE ESPERA PARA SISTEMA DE TRATAMIENTO DE DATOS.

(16/05/2003). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: ARIMILLI, RAVI KUMAR, KAISER, JOHN MICHAEL.

UN MECANISMO DE ARBITRAJE DE COLAS QUE TRANSFIERE TODAS LAS PETICIONES DE LA VIA PRINCIPAL TRANSMISORA DEL PROCESADOR DE COLAS AL CONTROLADOR/ARBITRADOR DE UN SISTEMA CENTRALIZADO DE MANERA DESCRIPTIVA Y CANALIZADA. TRANSFIRIENDO ESTAS PETICIONES AL CONTROLADOR DE SISTEMA PERMITE AL CONTROLADOR OPTIMIZAR LA UTILIZACION DE LA VIA PRINCIPAL DE TRANSMISION DEL SISTEMA MEDIANTE LA PRIORIZACION DE TODAS LAS OPERACIONES REQUERIDAS Y CANALIZANDO LOS DATOS APROPIADOS. LA INFORMACION REQUERIDA INTELIGENTE SE TRANSFIERE AL CONTROLADOR DEL SISTEMA MEDIANTE TECNICAS DE CODIFICACION Y SERIALIZACION.

SISTEMA DE ASIGNACION DE BUS PARA PROCESADORES DE SEÑALES DIGITALES.

(16/04/1999). Solicitante/s: IONICA INTERNATIONAL LIMITED. Inventor/es: IRVING, CLIVE, RUSSELL, SPREADBURY, DAVID, JOHN.

TRES PROCESADORES DSP REQUIEREN SELECTIVAMENTE EL ACCESO A UNA FUENTE COMPARTIDA, TAL COMO UNA MEMORIA EXTERNA, A TRAVES DE UN BUS DE COMUNICACION COMUN. UNA UNIDAD DE CONTROL CONTROLA LA ASIGNACION DEL BUS A LOS PROCESADORES PARA PERMITIR ESTE ACCESO. EL BUS ES ASIGNADO POR DEFECTO A LA UNIDAD DE CONTROL EN LUGAR DE A UN PROCESADOR.

METODO PARA UNA SERIE DE INTERVENCIONES TEMPORALES DE LAS UNIDADES DE TRANSMISION DE DATOS Y DE LAS UNIDADES DE ELABORACION SOBRE EL CAMPO DE UN MULTIPORT.

(01/06/1997). Solicitante/s: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSCHAFT. Inventor/es: GRUND, BERTHOLD, DIPL.-ING.

UN SISTEMA BUSSY CON UN ACUMULADOR (MEM) SIRVE COMO CAMPO MULTIPORT (MUPO). MEDIANTE LA INTERVENCION ALTERNA (ZUG) SOBRE ESTE ACUMULADOR (MEM) SE TRANSMITEN LOS DATOS DE UNA UNIDAD DE TRANSMISION DE DATOS Y DE ELABORACION (DAT) HACIA OTRAS UNIDADES. AQUEL QUE PUEDA INTERVENIR SOBRE EL ACUMULADOR (MEM) ESTABLECERA UN CONTROL DE PRIORIDADES (PRIO). LA LISTA PRIORITARIA PLIS ENVIA AL CONTROL DE PRIORIDAD (PRIO) LAS INFORMACIONES NECESARIAS. LA LISTA DE PRIORIDAD (PLIS) SE ACTUALIZA PARA CADA INTERVENCION (ZUG), DE TAL FORMA QUE CADA UNIDAD CONECTADA (DAT) PUEDA TENER LA MAXIMA PRIORIDAD. LA DECISION DE INTERVENCION SE TOMA DENTRO DE UN PERIODO DE CADENCIA.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .