CELULA DE MEMORIA EEPROM FLASH DE PUERTA DIVIDIDA DE DOBLE BIT (DSG) AUTOALINEADA.

(16/01/2004) UNA ESTRUCTURA DE CELULA EEPROM INCLUYE DOS TRANSISTORES DE PUERTA FLOTANTE SEPARADOS POR UN TRANSISTOR SELECTOR DE PUERTA SIENDO COMPARTIDO EL TRANSISTOR SELECTOR, DURANTE LA PROGRAMACION, LA LECTURA, Y EL BORRADO DE UN TRANSISTOR DE PUERTA FLOTANTE, POR LOS DOS TRANSISTORES DE PUERTA FLOTANTE. LAS PUERTAS FLOTANTES (20B, 22B) DE LOS DOS TRANSISTORES SE FORMAN A PARTIR DE UNA PRIMERA LAMINA DE POLISILICEO, LAS PUERTAS DE CONTROL (20 C, 22C) DE LOS DOS TRANSISTORES SE FORMAN A PARTIR DE UNA SEGUNDA LAMINA DE POLISILICEO, Y LA PUERTA DE SELECCION (24A) ESTA FORMADA A PARTIR DE UNA TERCERA LAMINA DE POLISILICEO. LA LONGITUD DEL CANAL (24G) DEL TRANSISTOR SELECTOR ESTA COMPLETAMENTE AUTOALINEADA CON LOS TRANSISTORES DE PUERTA FLOTANTE . UNA LINEA DE PALABRAS SE FORMA SOBRE LAS PUERTAS DE CONTROL Y FORMA LA PUERTA DE SELECCION. LA LINEA DE PALABRAS …