Procedimiento de diseño de una arquitectura reconfigurable de tratamiento de un conjunto de operaciones multinivel de seguridad.

Procedimiento de diseño de una arquitectura (10, 200) de tratamiento de un conjunto de operaciones efectuadas sobre datos,

en el que algunos datos requieren un nivel de protección, requiriendo el conjunto de las operaciones efectuadas sobre datos un nivel de protección superior a un nivel de protección umbral que incluye al menos dos subconjuntos de operaciones que pueden realizarse en paralelo, caracterizado porque el procedimiento comprende una etapa de:

- determinación de los diferentes subconjuntos de operaciones del conjunto de las operaciones, comprendiendo cada subconjunto operaciones para realizar sobre datos que requieren un nivel de protección superior a un nivel de protección umbral y pudiendo cada subconjunto de operaciones realizarse en paralelo a otros subconjuntos de operaciones,

- determinación, para cada subconjunto de operaciones, del nivel de protección más elevado requerido por los datos en los que se efectúan las operaciones del subconjunto, y

- generación, para cada subconjunto de operaciones, de un bloque de tratamiento (12, 206) en la arquitectura (10, 200) de tratamiento para diseño, comprendiendo el bloque de tratamiento (12, 206) un subbloque de cálculo (21, 244, 246, 248) dedicado únicamente a la ejecución de las operaciones del subconjunto sobre datos para su tratamiento por el bloque de tratamiento (12, 206) cuyo nivel de protección depende del nivel de protección determinado para el subconjunto de operaciones considerado y un subbloque de protección (22, 250 , 254, 258) capaz de garantizar la protección de los datos que serán tratados por el bloque de tratamiento (12, 206), y

- generación de al menos un conmutador (20, 204) capaz de encaminar, hacia cada bloque de tratamiento (12, 206), los datos para tratar,

en el que el procedimiento está caracterizado por las etapas de:

- determinación de las operaciones para realizar sobre datos cuyo nivel de protección es inferior al nivel de protección umbral, y

- generación, para cada una de las operaciones determinadas, de una unidad de tratamiento de la operación, siendo las unidades de tratamiento distintas de los bloques de tratamiento (12, 206),

- determinación entre las operaciones efectuadas sobre datos cuyo nivel de protección es inferior al nivel de protección umbral, de las operaciones redundantes, y

- eliminación para las operaciones redundantes determinadas, de una de las dos operaciones redundantes.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E14199603.

Solicitante: THALES.

Inventor/es: GRISAL,OLIVIER, SALIBA,ERIC, DICKLIC,LAURENT.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F15/78 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de tratamiento de datos en general. › que comprenden una sola unidad central.
  • G06F21/72 G06F […] › G06F 21/00 Disposiciones de seguridad para la protección de computadores sus componentes, programas o datos contra actividades no autorizadas. › en circuitos criptográficos.
  • G06F21/74 G06F 21/00 […] › funcionando en modo dual o compartimentada, es decir, al menos un modo seguro.
  • G09C1/10 G […] › G09 ENSEÑANZA; CRIPTOGRAFIA; PRESENTACION; PUBLICIDAD; PRECINTOS.G09C APARATOS DE CIFRAR O DESCIFRAR PARA LA CRIPTOGRAFIA U OTROS FINES QUE IMPLICAN LA NECESIDAD DEL SECRETO.G09C 1/00 Aparatos o métodos por medio de los cuales una sucesión dada de signos, p. ej. un texto inteligible, se transforma en una sucesión de signos ininteligibles transponiendo los signos o grupos de signos o remplazándolos por otros según un sistema preestablecido (máquinas de escribir criptográficas G09C 3/00). › siendo las uniones eléctricas.
  • H04L9/16 SECCION H — ELECTRICIDAD.H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS.H04L TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION TELEGRAFICA (disposiciones comunes a las comunicaciones telegráficas y telefónicas H04M; selección H04Q). › H04L 9/00 Disposiciones para las comunicaciones secretas o protegidas. › que son cambiados durante la operación.

PDF original: ES-2770679_T3.pdf

 

Patentes similares o relacionadas:

Red y método para sistemas informáticos escalables accionados por eventos, del 8 de Julio de 2020, de UNIVERSITAT ZURICH: Una red que comprende una pluralidad de circuitos de núcleo interconectados , en la que cada circuito de núcleo comprende: - una matriz […]

Dominios de potencia controlados por hardware con potencia automática a petición, del 28 de Agosto de 2019, de TELEFONAKTIEBOLAGET LM ERICSSON (PUBL): Un sistema de hardware que comprende: una pluralidad de bloques de hardware que comprenden, cada uno, uno o más componentes de hardware; […]

Canalización de recursos de cálculo en unidad de procesamiento de gráficos de propósito general, del 24 de Julio de 2019, de QUALCOMM INCORPORATED: Una unidad de procesamiento de gráficos de propósito general, GPGPU, que comprende: una pluralidad de unidades de procesamiento en paralelo […]

Configuración de modo arquitectónico en un sistema informático, del 27 de Febrero de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para reconfigurar un entorno informático, dicho método que comprende: determinar, mediante un procesador, que un indicador de instalación de facilidad […]

Sistema y procedimiento para proporcionar una canalización de gráficos mejorada, del 3 de Enero de 2018, de Microsoft Technology Licensing, LLC: Un procedimiento de procesamiento de datos, que comprende: programar un elemento (184'-1a1, 184'-1a2, 184'-1a3, 184'-1a4) de núcleo común de una unidad (184') de […]

Imagen de 'Procedimiento para proporcionar un microcontrolador que tiene…'Procedimiento para proporcionar un microcontrolador que tiene una anchura de bus de datos en n-bit y un número de clavijas igual o inferior a N, del 21 de Agosto de 2013, de MICROCHIP TECHNOLOGY INCORPORATED: Un procedimiento para dotar a un paquete de Circuito Integrado (IC) con una funcionalidad de microcontrolador,que comprende: dotar a un chip […]

SISTEMA DE CONTROL DE AUTOMOVIL Y METODO CAPAZ DE REVISAR LA FUNCION DE TRANSMISION DE DATOS DE CONTROL., del 1 de Abril de 2007, de DENSO CORPORATION: Un sistema de control de automóvil dotado de una unidad de procesamiento de la información adaptada para realizar un proceso aritmético para […]

Imagen de 'MICROCONTROLADOR CON CONVERSOR DIGITAL ANALOGICO SINCRONIZADO'MICROCONTROLADOR CON CONVERSOR DIGITAL ANALOGICO SINCRONIZADO, del 16 de Septiembre de 2008, de ATMEL NANTES SA: Un microcontrolador que comprende una unidad central , al menos un conversor digital analógico , periférico a dicha unidad central, […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .