Método para controlar localmente lámparas de señalización para aplicaciones de tráfico y sistema de control.

Método para controlar al menos dos lámparas de señalización (3,

3', 3") para aplicaciones de tráfico, caracterizado por

que cada una de las al menos dos lámparas de señalización (3, 3', 3") está controlada localmente mediante un circuito de control (2, 2', 2") comprendiendo al menos una primera unidad central de procesamiento (CPU-A) y una segunda unidad central de procesamiento (CPU-B), y por que el método comprende llevar a cabo las siguientes etapas para cada lámpara de señalización (3, 3', 3"):

a) definir un valor de corriente rms deseado para una corriente a través de la lámpara de señalización respectiva (3, 3', 3");

b) medir un valor de corriente rms real de la corriente a través de la misma lámpara de señalización (3, 3', 3");

c) enviar el valor de corriente rms real medido a cada una de las unidades centrales de procesamiento independientes (CPU-A, CPU-B);

d) comparar, mediante cada unidad central de procesamiento (CPU-A, CPU-B), el valor de corriente rms real respectivo con el valor de corriente rms deseado y evaluar un valor de corriente de corrección;

e) comparar, mediante las unidades centrales de procesamiento (CPU-A, CPU-B), los valores de corriente de corrección evaluados; y

f) en el caso de que ambas unidades centrales de procesamiento (CPU-A, CPU-B) evalúen el mismo valor de corriente de corrección, ajustar la corriente al valor de corriente rms deseado mediante el circuito de control (2, 2', 2"), en donde el circuito de control (2, 2', 2") se acciona por una fuente de voltaje constante,

en donde el ajuste comprende generar para la misma lámpara de señalización (3, 3', 3") una señal modulada por ancho de pulsos PWM de acuerdo con el valor de corriente rms deseado del ajuste de los valores de corriente de las otras lámparas de señalización (3, 3', 3") y en donde se genera una señal de corriente CA al modular la polaridad de la señal PWM mediante cuatro transistores de un puente de transistores (T1, T2, T3, T4, T5, T6), en donde dos de los transistores (T1, T2, T3) se controlan por la primera unidad central de procesamiento (CPU-A) y los otros dos transistores (T4, T5, T6) se controlan por la segunda unidad central de procesamiento (CPU- B).