Procedimiento de optimización dinámica de una arquitectura de herramientas de ensayos de sistema.

Procedimiento de control y de configuración de una arquitectura de un sistema aviónico que incluye al menos un calculador CPU (1,

2) y al menos un circuito de cálculo FPGA (3, 4) que alberga funciones aviónicas o modelos aviónicos y que comunica a través de un Bus digital (6), estando dedicado dicho procedimiento a optimizar la ejecución de los tratamientos de funciones de ensayos, principalmente sobre bancos de ensayos,

caracterizado porque consiste en reconfigurar, si es necesario, dicha arquitectura según las etapas siguientes:

- a) utilizar un conjunto de reglas de ejecución (R1) para los procesos ejecutados sobre el (los) circuito(s) de cálculo FPGA (3, 4) y sobre el (los) calculador(es) CPU (1, 2).

- b) supervisar unos parámetros pertinentes sobre el estado general del sistema aviónico en función de las reglas de ejecución (R1),

- c) generar una alerta cuando un parámetro no está de acuerdo con las reglas de ejecución (R1),

- d) verificar la alerta generada,

- e) validar o invalidar la alerta así generada y verificada,

- f) reconfigurar de manera dinámica y automática la arquitectura del sistema aviónico en caso de validación de la alerta, consistiendo dicha reconfiguración en hacer migrar al menos una función aviónica o modelo aviónico (M2) de un calculador CPU (1, 2) o circuito de cálculo FPGA (3, 4) hacia otro calculador CPU (1, 2) u otro circuito de cálculo FPGA (3, 4),

- g) o volver a la etapa a) en caso de invalidación de la alerta.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E12000254.

Solicitante: Airbus Helicopters.

Inventor/es: RUBIO,MARTIAL, BELANGER,NICOLAS, DEKEYSER,JEAN-LUC, BEN ATITALLAH,RABIE.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • B64F5/60
  • G06F11/36 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización del funcionamiento (métodos o disposiciones para verificar la exactitud del marcado sobre un soporte de registro G06K 5/00; en el registro de información basado en un movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; en las memorias estáticas G11C 29/00). › Prevención de errores probando o depurando el software.

PDF original: ES-2672931_T3.pdf

 

Patentes similares o relacionadas:

Prueba coordinada, del 20 de Febrero de 2019, de Synchronoss Technologies, Inc: Un método de implementación de pruebas coordinadas programadas en una memoria de un dispositivo, que comprende: en un controlador : a. […]

Bloque de diagnóstico de transacción, del 14 de Noviembre de 2018, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un producto de programa informático para proporcionar información de diagnóstico acerca de cancelaciones de transacción, comprendiendo el producto de programa informático: […]

Creación de símbolos inferidos a partir del uso de código, del 25 de Abril de 2018, de Microsoft Technology Licensing, LLC: Un sistema para el desarrollo de programas interactivo, que comprende: un editor de código fuente adaptado para recibir el código fuente […]

Procedimiento y sistema de alineación de trazas entre subprocesos para un procesador de subprocesos múltiples, del 18 de Abril de 2018, de QUALCOMM INCORPORATED: Un procedimiento para la alineación de temporización de trazas entre subprocesos entre los subprocesos de un procesador de subprocesos múltiples […]

Desempaquetado automatizado de archivos ejecutables portátiles, del 5 de Julio de 2017, de Reversinglabs Corporation: Un método implementado por ordenador que comprende: ajustar, mediante un dispositivo informático, un punto de interrupción de depuración […]

Dispositivo de circuitos de control de electrónica de potencia, del 16 de Noviembre de 2016, de THALES: Dispositivo de circuitos de control de electrónica de potencia que comprende las entidades físicas de hardware distintas siguientes que se comunican […]

Circuito de depuración de comparación de modo operativo de un conjunto de instrucciones de procesador, del 25 de Mayo de 2016, de QUALCOMM INCORPORATED: Un procedimiento para la depuración de código de software que comprende una pluralidad de instrucciones en un procesador que tiene al menos dos modos operativos de […]

DISPOSITIVO DE PRUEBA, METODO Y MEDIO LEGIBLE POR ORDENADOR PARA OBTENER UN PLAN DE CASOS DE PRUEBAS CUALIFICADOS A PARTIR DE UNA BASE DE DATOS DE CASOS DE PRUEBAS, del 10 de Febrero de 2011, de INSTITUTE FOR INFORMATION INDUSTRY: Dispositivo de prueba, método y medio legible por ordenador para obtener un plan de casos de pruebas cualificados a partir de una base de datos de casos de pruebas.Se […]

Otras patentes de la CIP G06F11/36

 

 

Últimas patentes publicadas