Administración de datos y metadatos de la caché.

Un método para ejecución en un ordenador (700) que comprende una memoria (704) y que tiene acoplado un medio de almacenamiento (760) y un dispositivo de la caché (110),

almacenando el medio de almacenamiento una pluralidad de elementos de datos cada uno en direcciones respectivas, cada uno de la pluralidad de elementos de datos también se almacena en una dirección correspondiente en el dispositivo de la caché, y almacena metadatos de la caché accesibles para el ordenador (700) y proporciona un mapeo entre la dirección en el medio de almacenamiento y la dirección correspondiente en el dispositivo de la caché en que cada elemento de datos se almacena, dicho método se caracteriza por:

en respuesta a la determinación de que el ordenador (700) se ha iniciado,

cargando solamente los niveles superiores de una estructura de datos jerárquica desde el dispositivo de la caché a la memoria (704), siendo dicho dispositivo de la caché no volátil y conteniendo datos y metadatos, y dicha estructura de datos jerárquica almacenando metadatos de la caché, donde el nivel más bajo de la estructura de datos jerárquica se almacena en el dispositivo de la caché hasta que sea necesario, donde los elementos en los niveles cargados incluyen punteros a los elementos en los siguientes niveles inferiores, y en donde los elementos en el nivel más bajo incluyen punteros a unidades de datos en metadatos de la caché;

en respuesta a una solicitud de lectura, identificar un valor de dirección de la caché navegando por la estructura de datos jerárquica, y cargar el elemento correspondiente desde el dispositivo de la caché (110) en la memoria (704); y

en respuesta a determinar que el ordenador (700) se está apagando, almacenando solo los datos de los niveles superiores de la estructura jerárquica y los datos cargados en la memoria durante el funcionamiento en el dispositivo de la caché (110).

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2009/063127.

Solicitante: Microsoft Technology Licensing, LLC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: ONE MICROSOFT WAY REDMOND, WA 98052 ESTADOS UNIDOS DE AMERICA.

Inventor/es: Iyigun,Mehmet, Ergan,Cenk, BAK,YEVGENIY, FORTIN,MICHAEL, FIELDS,DAVID, KIRSHENBAUM,ALEXANDER.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F12/08 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › en sistemas de memorias jerárquicas, p. ej. sistemas de memoria virtual.
  • G06F12/0804
  • G06F12/0862
  • G06F12/0866
  • G06F12/0871
  • G06F12/14 G06F 12/00 […] › Protección contra la utilización no autorizada de la memoria.
  • G06F13/10 G06F […] › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › Control por programa para dispositivos periféricos (G06F 13/14 - G06F 13/42 tienen prioridad).

PDF original: ES-2663701_T3.pdf

 

Patentes similares o relacionadas:

Método y aparato para extraer información de una base de datos, del 23 de Enero de 2019, de QLIKTECH INTERNATIONAL AB: Método implementado en el ordenador para extraer información a partir de una base de datos, donde dicho método incluye una cadena secuencial […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Proporcionar control de asignación de memoria caché compartida en sistemas de memoria caché compartida, del 11 de Diciembre de 2018, de QUALCOMM INCORPORATED: Un controlador de memoria caché de un sistema de memoria caché compartida , que comprende: medios para recibir una solicitud de acceso […]

Generación de mediciones de uso aproximadas para sistemas de memoria caché compartida, del 5 de Diciembre de 2018, de QUALCOMM INCORPORATED: Un sistema de memoria caché compartida , que comprende: un medio para asociar cada subdivisión de memoria caché de una pluralidad de subdivisiones […]

Sistemas y métodos de almacenamiento distribuido, del 2 de Mayo de 2018, de Soon-Shiong, Patrick: Un sistema de almacenamiento que comprende: un servidor de contenido; y una pluralidad de dispositivos, cada dispositivo teniendo una memoria que incluye un área […]

Compresión de memoria modificada, del 28 de Diciembre de 2016, de Microsoft Technology Licensing, LLC: Un procedimiento implementado por ordenador para aumentar la cantidad de memoria disponible para asignación a procesos de programas que […]

Sistema de memoria caché y método para generar objetos que no están almacenados en la memoria caché a partir de componentes de objetos en la memoria caché y almacenados, del 26 de Octubre de 2016, de AWARE, INC.: En un sistema de procesamiento de datos que tiene una memoria caché , un método para generar una imagen no almacenada en la memoria caché que comprende: […]

REDUCCIÓN DE LATENCIA PARA MEMORIA TEMPORAL BASADA EN BUS COHERENTE DE MEMORIA TEMPORAL, del 22 de Diciembre de 2011, de APPLE INC.: Un sistema que comprende: una pluralidad de agentes configurados para almacenar temporalmente datos, en el que la pluralidad de agentes están acoplados a una […]

Otras patentes de Microsoft Technology Licensing, LLC