Un procedimiento para controlar un proceso de demultiplexión en un dispositivo de placa madre óptica,

incluyendo el procedimiento: controlar un medio modulador (102) mediante una señal de control del modulador (112) para extraer un paquete comprimido seleccionado (120; 114) de un flujo multiplexado (110) de paquetes comprimidos; descomprimir el paquete comprimido seleccionado (114) en un paquete descomprimido (116); monitorizar un efecto de la sincronización relativa de la señal de control del modulador y el paquete comprimido sobre los paquetes descomprimidos (116), teniendo cada paquete descomprimido un frente anterior y un frente posterior; y ajustar la sincronización de la señal de control del modulador (112), por medio de lo cual se corrigen los errores de la sincronización relativa de la señal de control del modulador y el paquete comprimido; caracterizado porque el procedimiento además comprende las etapas de: a) en respuesta al efecto monitorizado de los errores de sincronización sobre los paquetes descomprimidos que indica que la potencia en el frente posterior de un paquete descomprimido dado se reduce en más de lo que se reduce la potencia en el frente anterior de dicho paquete descomprimido, adelantar la sincronización de la señal de control del modulador (112); y b) en respuesta al efecto monitorizado de los errores de sincronización sobre los paquetes descomprimidos que indica que la potencia en el frente anterior del paquete descomprimido dado se reduce en más de lo que se reduce la potencia en el frente posterior de dicho paquete descomprimido, retrasar la sincronización de la señal de control del modulador (112)

La presente invención se refiere a un sistema de control de demultiplexor. En particular, la presente invención se refiere a un sistema de control para permitir el control del procedimiento de demultiplexión asociado con una placa madre óptica.

La invención tiene aplicación en el desarrollo de nuevas arquitecturas para conmutación óptica aplicada a enrutadores/conmutadores de comunicación digital de alta velocidad.

La solicitud de patente del Reino Unido No. 9930163.2 – “Data Compression Apparatus and Method Therefor” describe el funcionamiento de una placa madre óptica, por ejemplo una fibra óptica, en un sistema de conmutación óptica. El funcionamiento incluye un procedimiento para convertir paquetes de datos a 10 Gbits/s a paquetes a 1,28 Tbits/s. En la siguiente etapa después de la compresión de datos, los paquetes comprimidos son multiplexados en el tiempo sobre la placa madre óptica de un dispositivo de conmutación, por ejemplo un enrutador IP o un conmutador ATM. El procedimiento de seleccionar un paquete comprimido dado, del flujo de paquetes multiplexados en la placa madre, se denomina demultiplexar el paquete.

En la Figura 4 se muestra el funcionamiento de un dispositivo de conmutación óptica en el que trenes de impulsos son multiplexados en el tiempo en una placa madre óptica. Un láser genera (etapa 400) un impulso que tiene una duración que corresponde a la longitud de un paquete de entrada de datos y un chirp lineal, es decir, la frecuencia de la luz aumenta (o disminuye) con el tiempo durante el impulso. Los paquetes de datos que corresponden a los datos de entrada son recibidos (etapa 402) por transductores de receptor de entrada. Los datos recibidos son almacenados en memoria intermedia (etapa 404). Los datos almacenados en memoria intermedia son transferidos luego a un controlador de modulador para modulación (etapa 406) por un modulador.

Una señal de datos modulados procedente del modulador es comprimida luego (etapa 408) por un compresor. En el caso de impulsos de datos comprimidos que corresponden a datos de entrada posteriores, se introduce un retraso (etapa 410) para facilitar la multiplexión de los impulsos de datos comprimidos. Las señales de datos modulados son combinadas (etapa 412) y forman un tren de impulsos modulados comprimidos multiplexados. El tren de impulsos multiplexados combinados es transportado por una placa madre óptica, luego dividido y enviado a al menos un modulador donde es demultiplexado (etapa 414).

El paquete demultiplexado, comprimido es descomprimido una vez que ha pasado a través del modulador (etapa 416). El paquete descomprimido resultante es convertido de una señal óptica a una señal eléctrica.

El paquete descomprimido, demultiplexado es recibido por transductores receptores de salida (etapa 418). Los transductores receptores de salida convierten las señales ópticas recibidas en señales eléctricas de 10 Gbits/s. Las señales generadas por los transductores receptores de salida son almacenadas en memoria intermedia (etapa 420) antes de ser enviadas a transductores transmisores de salida. Por último, los transductores transmisores de salida convierten la señal eléctrica recibida en una señal óptica de 10 Gbits/s para una nueva transmisión (etapa 422).

La demultiplexión (etapa 414) se lleva a cabo suministrando el tren de impulsos multiplexados de paquetes comprimidos a un modulador que normalmente está un estado “apagado”. El modulador atenúa, desvía o bloquea de otro modo los paquetes mientras está en el estado “apagado”. El modulador está dispuesto para ser conmutado a un estado “encendido” cuando llega el paquete comprimido requerido, permitiendo así que el paquete comprimido seleccionado pase a través del modulador.

En los sistemas de relevancia para los enrutadores IP, el modulador está típicamente en un estado “encendido” durante 50 picosegundos (ps). Si el momento en que el modulador es “encendido” no coincide con la llegada de un paquete comprimido, parte del paquete comprimido se perderá y la señal detectada será errónea. El error de sincronización sólo tiene que ser del orden de diez picosegundos para degradar el rendimiento del conmutador. Los errores de sincronización de este orden son comunes en los sistemas eléctricos y ópticos como resultado de la temperatura y otros cambios físicos. Para asegurar que el conmutador siga funcionando eficazmente, la sincronización relativa de la señal de control del modulador y el paquete comprimido debe ser monitorizada y ajustada periódicamente para mantenerlos en su relación correcta.

Un procedimiento para lograr esta monitorización sería medir el impulso de control y el pico del paquete de datos comprimido para compararlos. Esto tiene varias desventajas. En primer lugar, la señal del paquete de datos comprimido tiene que ser medida con un ancho de banda muy elevado (muchas decenas de gigahercios (GHz), lo cual es costoso, de elevado consumo de potencia (por lo tanto, generador de calor) y difícil de implementar.

En segundo lugar, los errores en el proceso de comparación son tan difíciles de evitar como los errores en la sincronización del modulador.

Un extensor ultrarrápido de células totalmente ópticas convencional para redes de modo de transferencia asíncrona fotónica se discute en el documento de JINNO M Y COL., PROCEEDINGS OF THE OPTICAL FIBER COMMUNICATION CONFERENCE, SAN DIEGO, 18 – 22 de febrero de 1991, NUEVA YORK, IEEE, EE.UU., vol. CONF. 14, 18 de febrero de 1991 (18-02-1991), página 49, ISBN: 1-55752-166-2.

Un esquema de sincronización optoelectrónica convencional para demultiplexor óptico de velocidad ultra alta sediscute en el documento de BÜLOW H, ELECTRONICS LETTERS, IEE STEVENAGE, GB, vol. 31, no. 22, 26 de octubre de 1995 (26-10-1996), páginas 1937-1938, ISSN: 001 3-5194.

Una arquitectura de red de conmutación óptica transparente de paquetes convencional y demostradores en el proyecto KEOPS se discute en el documento de GAMBINI P Y COL., IEEE JOURNAL ON SELECTE AREAS IN COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ, EE.UU., vol. 16, no. 7, septiembre de 1998 (091998), páginas 1245-1 259, ISSN: 0733-8716.

Así, existe una necesidad de una técnica que permita que la sincronización sea monitorizada y ajustada sin tener que medir las señales con precisión de picosegundos o anchos de banda de muchas decenas de gigahercios.

Por lo tanto, un objeto de la invención es obviar o al menos mitigar los problemas anteriormente mencionados.

Por consiguiente, la presente invención proporciona procedimientos para controlar un proceso de demultiplexión en un dispositivo de placa madre óptica tal como se expone en las reivindicaciones adjuntas.

Para una mejor comprensión de la presente invención, a continuación se hará referencia, únicamente a modo de ejemplo, a los dibujos que se acompañan en los cuales:

La Figura 1 muestra un diagrama esquemático del proceso de demultiplexión;

la Figura 2 ilustra el efecto distorsionador del error de sincronización del demultiplexor sobre una señal descomprimida;

la Figura 3 ilustra el efecto distorsionador del error de sincronización del demultiplexor sobre un tren de impulsos de calibración de todos los “unos” tal como puede usarse en la presente invención; y

la Figura 4 muestra un diagrama esquemático del funcionamiento de un dispositivo de conmutación óptica que usa multiplexión en el tiempo de trenes de impulsos en una placa madre óptica tal como se desvela en la solicitud de patente del Reino Unido No. 9930163.2.

La Figura 1 muestra cómo se lleva a cabo la demultiplexión suministrando el flujo de paquetes comprimidos multiplexados 110 a un modulador 102 que normalmente está en un estado “apagado”. El modulador 102 atenúa, desvía

o bloquea de otro modo los paquetes 110 mientras están en el estado “apagado”. El modulador 102 está dispuesto para ser conmutado a un estado “encendido” cuando llega el paquete comprimido requerido 120, permitiendo así que el paquete comprimido seleccionado 120 pase a través del modulador 102. El paquete comprimido seleccionado 120 es descomprimido 104 después de pasar a través del modulador 102. El paquete descomprimido 116 resultante es convertido de una señal óptica a una señal eléctrica por un convertidor 106: en otras palabras, el... [Seguir leyendo]

R E I V I N D I C A C I O N E S

1.Un procedimiento para controlar un proceso de demultiplexión en un dispositivo de placa madre óptica, incluyendo el procedimiento:

controlar un medio modulador (102) mediante una señal de control del modulador (112) para extraer un paquete comprimido seleccionado (120; 114) de un flujo multiplexado (110) de paquetes comprimidos;

descomprimir el paquete comprimido seleccionado (114) en un paquete descomprimido (116);

monitorizar un efecto de la sincronización relativa de la señal de control del modulador y el paquete comprimido sobre los paquetes descomprimidos (116), teniendo cada paquete descomprimido un frente anterior y un frente posterior; y

ajustar la sincronización de la señal de control del modulador (112), por medio de lo cual se corrigen los errores de la sincronización relativa de la señal de control del modulador y el paquete comprimido;

caracterizado porque el procedimiento además comprende las etapas de:

a) en respuesta al efecto monitorizado de los errores de sincronización sobre los paquetes descomprimidos que indica que la potencia en el frente posterior de un paquete descomprimido dado se reduce en más de lo que se reduce la potencia en el frente anterior de dicho paquete descomprimido, adelantar la sincronización de la señal de control del modulador (112); y

b) en respuesta al efecto monitorizado de los errores de sincronización sobre los paquetes descomprimidos que indica que la potencia en el frente anterior del paquete descomprimido dado se reduce en más de lo que se reduce la potencia en el frente posterior de dicho paquete descomprimido, retrasar la sincronización de la señal de control del modulador (112).

2. Un procedimiento según la Reivindicación 1, en el que la sincronización de la señal de control del modulador es ajustada continuamente para minimizar los errores de sincronización.

3. Un procedimiento según la Reivindicación 1 o la Reivindicación 2, en el que tanto el retraso como el adelanto son proporcionales a la diferencia en la reducción de potencia entre los frentes anterior y posterior de un paquete descomprimido.

4. El procedimiento según una cualquiera de las Reivindicaciones 1 a 3, en el que la sincronización de la señal de control del modulador hace uso de trenes de impulsos de calibración de valor conocido y forma adecuada para ajustar la sincronización de los impulsos de control del modulador.

5. Un procedimiento según la Reivindicación 4, en el que la sincronización de la señal de control del modulador hace uso de un tren de impulsos de calibración que está constituido únicamente por “unos” binarios.

6. Un procedimiento según la Reivindicación 4, en el que la sincronización de la señal de control del modulador hace uso de un tren de impulsos de calibración que está constituido por una secuencia de repetición finita de un “uno” binario seguido por un “cero” binario.