PROCEDIMIENTO DE VERIFICACION ESTRUCTURAL DE CIRCUITOS INTEGRADOS ANALOGICOS BASADO EN LA OBSERVACION INTERNA Y CONCURRENTE DE TEMPERATURA.
Procedimiento de verificación estructural de circuitos integrados analógicos basado en la observación interna y concurrente de temperatura.
Procedimiento para la detección de anomalías estructurales en circuitos analógicos (2) integrados, consistente en la medida dinámica (en el tiempo) de la temperatura en diferentes puntos (3,4) de la superficie del cristal semiconductor (1), llevada a cabo mediante circuitos sensores de temperatura (5) integrados en el mismo cristal (1) del circuito (2) que se verifica.
La información procedente de estos sensores (6) es utilizada para discriminar los circuitos defectuosos y eventualmente su diagnosis y/o corrección.
Tipo: Resumen de patente/invención.
Solicitante: UNIVERSITAT POLITECNICA DE CATALUNYA.
Nacionalidad solicitante: España.
Provincia: BARCELONA.
Inventor/es: RUBIO SOLA,JOSE ANTONIO, GONZALEZ JIMENEZ,JOSE LUIS, ALTET SANAHUJES,JOSEP, ARAGONES CERVERA,XAVIER, MATEO PEA,DIEGO, MOLL ECHETO,FRANCESC DE B.
Fecha de Solicitud: 3 de Noviembre de 2000.
Fecha de Publicación: .
Fecha de Concesión: 9 de Febrero de 2004.
Clasificación Internacional de Patentes:
- G01R31/3163 FISICA. › G01 METROLOGIA; ENSAYOS. › G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12). › G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46). › Ensayos funcionales.
![PROCEDIMIENTO DE VERIFICACION ESTRUCTURAL DE CIRCUITOS INTEGRADOS ANALOGICOS BASADO EN LA OBSERVACION INTERNA Y CONCURRENTE DE TEMPERATURA.](https://patentados.com/img/2004/procedimiento-de-verificacion-estructural-de-circuitos-integrados-anal.png)
Patentes similares o relacionadas:
Procedimiento para la obtención del punto de intercepción de tercer orden en circuitos analógicos lineales integrados en un cristal semiconductor mediante la medición de temperatura, del 17 de Diciembre de 2014, de UNIVERSITAT POLITECNICA DE CATALUNYA: Procedimiento para la obtención del punto de intercepción de tercer orden en circuitos analógicos lineales integrados en un cristal semiconductor mediante la medición de temperatura.
La […]
PROCEDIMIENTO PARA LA MEDICIÓN DE LA EFICIENCIA DE AMPLIFICADORES DE POTENCIA INTEGRADOS LINEALES CLASE A UTILIZANDO MEDICIONES DE TEMPERATURA EN CONTINUA, del 10 de Octubre de 2013, de UNIVERSITAT POLITECNICA DE CATALUNYA: Procedimiento para la medición de la eficiencia de amplificadores de potencia integrados lineales clase A utilizando mediciones de temperatura en continua.
La presente […]
PROCEDIMIENTO PARA LA MEDICIÓN DE LA EFICIENCIA DE AMPLIFICADORES DE POTENCIA INTEGRADOS LINEALES CLASE A UTILIZANDO MEDICIONES DE TEMPERATURA EN CONTINUA, del 22 de Agosto de 2013, de UNIVERSITAT POLITECNICA DE CATALUNYA: La presente invención describe un procedimiento para la medición de la eficiencia de amplificadores de potencia integrados lineales clase A utilizando mediciones […]