MANIPULADOR DE PRUEBAS DE IC.
ESTA INVENCION SE RELACIONA CON UN MANIPULADOR DE PRUEBA DE IC CON UNA CAMARA DE TEMPERATURA CONSTANTE QUE COMPRENDE SEIS PORTADORES DE IC PLANETARIOS (71),
UN MECANISMO DE MONTAJE DE LOS PORTADORES PLANETARIOS (72) Y UN MECANISMO DE ARRASTRE DE ROTACION PERMANENTE PARA ROTAR INTERMITENTEMENTE EL MECANISMO (72). CADA PORTADOR DE IC PLANETARIO TIENE CUATRO SUPERFICIES (S) DE ROTACION SIMETRICA CON RESPECTO A UN EJE (71A) DEL PLANETA, ACTUANDO LAS CUATRO SUPERFICIES (S) CONO UNAS PARTES DE SOPORTE DE IC. LOS PORTADORES DE IC PLANETARIOS ESTAN COLOCADOS EN UN SISTEMA ANULAR SOBRE EL MECANISMO DE MONTAJE DEL PORTADOR PLANETARIO (72) QUE PUEDE ROTAR ALREDEDOR DE UN EJE (72A) DE UN SOL. LOS SEIS PORTADORES DE IC DE LOS PLANETAS (71) PUEDEN DAR VUELTAS ALREDEDOR DEL EJE (72A) PARA EL SOL MIENTRAS QUE EL MECANISMO (72) DA SOLO UNA VUELTA. EL MECANISMO DE ARRASTRE DE ROTACION INTERMITENTE ROTA INTERMITENTEMENTE EL MECANISMO DE MONTAJE DE LOS PORTADORES DE PLANETAS (72) EN UN ANGULO DE 60 (GRADOS) DE FORMA QUE, CUANDO CADA PORTADOR DE IC PLANETARIO (71) DA UNA VUELTA EN DIRECCION DE LAS AGUJAS DEL RELOJ, ROTA 90 (GRADOS) SOBRE SU PROPIO EJE. CUANDO LA TRANSMISION DE ARRASTRE (73E) Y LA TRANSMISION SOLAR (73B) ROTAN, LAS TRANSMISIONES DE LOS SEIS PLANETAS (73D) DAN VUELTAS LENTAMENTE ALREDEDOR DEL EJE DEL SOL ACOMPAÑADAS POR LA ROTACION DE UNA PLACA DE ROTACION (73C) AL TIEMPO QUE ROTAN SOBRE SU PROPIO EJE EN DIRECCION DE LAS AGUJAS DEL RELOJ. DESPUES (24) DE LAS OPERACIONES INTERMITENTES, EL IC (4C) UNIDO A UNA PARTE PORTADORA DE IC (H) ES DEVUELTA A SU POSICION INICIAL. DURANTE ESTE PERIODO, LA TEMPERATURA DEL IC (4C) EN LA PARTE DEL SOPORTE DEL IC ES MANTENIDA CONSTANTE. POR ELLO, SE PUEDE AUMENTAR EL NUMERO DE IC PRECALENTADOS EN LA CAMARA DE TEMPERATURA CONSTANTE DE IC, SE PUEDE ALARGAR EL TIEMPO DE PERMANENCIA DEL PRECALENTAMIENTO, Y SE PUEDE MEJORAR EL ESPACIO EFICIENTE EN LA CAMARA.
Tipo: Resumen de patente/invención.
Solicitante: SINANO ELECTRONICS CO., LTD.
Nacionalidad solicitante: Japón.
Dirección: 3967-29 AZA MINAMINISIHARA, OOAZA WADA,MATSUMOTO-SHI, NAGANO-KEN.
Inventor/es: ITOH, MASATO.
Fecha de Publicación: .
Fecha Concesión Europea: 22 de Diciembre de 1999.
Clasificación Internacional de Patentes:
- G01R31/316 FISICA. › G01 METROLOGIA; ENSAYOS. › G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12). › G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46). › Ensayos de circuitos analógicos.
- H01L21/00 ELECTRICIDAD. › H01 ELEMENTOS ELECTRICOS BASICOS. › H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas.
Patentes similares o relacionadas:
Procedimiento y dispositivo para la realización del test de obleas de semiconductor por medio de un dispositivo de fijación atemperable, del 1 de Julio de 2020, de ERS ELECTRONIC GMBH: Procedimiento para la realización del test de obleas de semiconductor por medio de un dispositivo de fijación atemperable con las etapas: atemperado del dispositivo […]
Conjunto de sensores con zona(s) antidifusión para prolongar el periodo de caducidad, del 5 de Noviembre de 2019, de SIEMENS HEALTHCARE DIAGNOSTICS INC.: Un conjunto de sensores que comprende: un primer sustrato plano , teniendo el primer sustrato plano una primera superficie plana del primer […]
Procedimiento para fabricar piezas con superficie grabada por iones, del 8 de Marzo de 2019, de Oerlikon Surface Solutions AG, Pfäffikon: Un procedimiento para fabricar piezas, estando al menos una parte de la superficie de dichas piezas grabada, incluyendo el grabado por impacto de iones, que comprende: […]
Método mejorado para el grabado de microestructuras, del 3 de Octubre de 2018, de Memsstar Limited: Método para grabar una o más microestructuras ubicadas dentro de una cámara de proceso , comprendiendo el método las etapas siguientes: […]
MÉTODO Y SISTEMA PARA PRODUCIR GRAFENO SOBRE UN SUBSTRATO DE COBRE POR DEPOSICIÓN DE VAPORES QUÍMICOS (AP-CVD) MODIFICADO, del 25 de Enero de 2018, de UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA: Un método y sistema para producir grafeno sobre un substrato de cobre por deposición de vapores químicos (AP-CVD) modificado; que, comprende: […]
Matrices de micropartículas y procedimientos de preparación de las mismas, del 19 de Julio de 2017, de BIOARRAY SOLUTIONS LTD: Un biochip, que comprende: un sustrato de oblea de semiconductor (L1) que tiene al menos una matriz de perlas dentro de regiones de chip delineadas […]
Fotodiodo PIN de alta velocidad con respuesta incrementada, del 30 de Noviembre de 2016, de PICOMETRIX, LLC: Un fotodiodo PIN que comprende: una primera capa semiconductora tipo p; una capa semiconductora tipo n; una segunda capa semiconductora […]
Instalación para el tratamiento en vacío de sustratos, del 12 de Octubre de 2016, de H.E.F: Instalación para el tratamiento en vacío de sustratos (S) compuesta de varios módulos, caracterizada por el hecho de que: - los diferentes […]