6 inventos, patentes y modelos de MERINO GONZALEZ, JOSE LUIS
Un método de habilitación de un dispositivo inalámbrico para realizar una conexión de red sin utilizar un registro de posición propia de operador de red.
(07/09/2016) Un método de habilitación de un dispositivo inalámbrico, de un suscriptor a un operador de red, para iniciar una conexión de red sin utilizar dicho registro de posición propia del operador de red, comprendiendo el método los pasos de:
a) dicho dispositivo inalámbrico que comunica con un servidor por un enlace inalámbrico, sin utilizar el registro de posición propia del operador de red, incluyendo dicho servidor un gestor de llamadas del servidor;
b) dicho gestor de llamadas del servidor que extrae de un mensaje recibido un identificador de un remitente y una ubicación;
c) dicho gestor de llamadas del servidor…
ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES.
Secciones de la CIP Física Electricidad
(16/01/1998). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: G04G15/00, H03K17/26.
ARQUITECTURA DE CIRCUITOS INTEGRADOS DIGITALES. ESPECIALMENTE DESARROLLADO PARA EFECTUAR UNA REDUCCION DE CONSUMO DE CORRIENTE EN CIRCUITOS INTEGRADOS DIGITALES. PARA ELLO SE DOTA A LOS BIESTABLES (B) INCLUIDOS EN DICHOS CIRCUITOS INTEGRADOS DE UNA ENTRADA DE CONTROL DE RELOJ (CNTR) PARA LA HABILITACION O INHABILITACION DE LOS MISMOS. DICHOS BIESTABLES (B) SE AGRUPAN EN BLOQUES FUNCIONALES (FB1,...,FBN) DE FORMA QUE TODAS LAS ENTRADAS DE CONTROL DE RELOJ (CNTR) DE UN MISMO BLOQUE FUNCIONAL (FB1,...,FBN) RECIBEN LA MISMA SEÑAL DE CONTROL DE RELOJ (CNTR1,...,CNTRN) GENERADA EN UNA MAQUINA DE ESTADOS (SM) EN FUNCION DE UN NUMERO FINITO DE POSIBLES ESTADOS EN LOS QUE SE PUEDE ENCONTRAR EL EQUIPO ELECTRONICO DEL QUE FORMA PARTE EL CIRCUITO INTEGRADO. ES DE ESPECIAL APLICACION EN CIRCUITOS INTEGRADOS QUE REALIZAN MULTIPLES TAREAS DURANTE UN ESPACIO DE TIEMPO DE FORMA CICLICA.
SISTEMA DE TRANSMISION DIGITAL EN LINEAS DE TRANSMISION DE PARES TRENZADOS.
Sección de la CIP Electricidad
(16/11/1997). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: H04B3/50, H04L17/00.
SISTEMA DE TRANSMISION DIGITAL EN LINEAS DE TRANSMISION DE PARES TRENZADOS. DE LOS UTILIZADOS PARA TRANSMITIR DATOS BINARIOS A ALTA VELOCIDAD DE FORMA QUE TANTO EN EL ANCHO DE BANDA OCUPADO POR LA TRANSMISION COMO EN EL NO OCUPADO NO SE EXCEDAN LOS LIMITES DE POTENCIA RADIADA ESTABLECIDOS EN DIVERSOS ESTANDARES. PARA ELLO CODIFICA A CUATRO NIVELES (VI, V2, V3, V4) LOS DATOS DE ENTRADA (D), SIENDO CONSTANTE LA SEPARACION ENTRE CADA DOS NIVELES ADYACENTES Y EVOLUCIONANDO LA SEÑAL DE SALIDA CON LAS TRANSICIONES DE LOS DATOS DE ENTRADA (D) A UN NUEVO NIVEL QUE DEPENDE DE LOS NIVELES ACTUAL Y PREVIO, Y QUE ES VI CUANDO EL NIVEL ACTUAL ES V2 Y EL NIVEL PREVIO V3; V2 CUANDO EL NIVEL ACTUAL ES VI O CUANDO EL NIVEL ACTUAL ES V3 Y EL NIVEL PREVIO V4; V3 CUANDO EL NIVEL ACTUAL ES V4 O CUANDO EL NIVEL ACTUAL ES V2 Y EL NIVEL PREVIO VI; Y V4 CUANDO EL NIVEL ACTUAL ES V3 Y EL NIVEL PREVIO V2.
METODO Y DISPOSITIVO DE DETECCION Y CORRECCION DE ERRORES EN CABECERAS DE CELULAS ATM.
Sección de la CIP Electricidad
(01/11/1995). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: H04L1/00.
METODO Y DISPOSITIVO DE DETECCION Y CORRECCION DE ERRORES EN CABECERAS DE CELULAS ATM. DEL TIPO DE LOS QUE REALIZAN UNA CONVERSION SERLE A PARALELO DE LA CADENA DE DATOS EN SERIE , OBTENIENDOSE UN FORMATO DE DATOS EN PARALELO DE N BITIOS CUYO REGIMEN DE TRABAJO ES N VECES MENOR QUE EL ORIGINAL. A PARTIR DE LOS DATOS DE ENTRADA EN PARALELO DE LA CABECERA DE CELULAS ATM, SE REALIZA LA GENERACION DE UNA PALABRA SINDROME DE ACUERDO CON UNA RELACION DETERMINADA, QUE INDICA SI NO SE HA DETECTADO NINGUN ERROR, O SI SE HA DETECTADO MAS DE UN ERROR, O EL BITIO ERRONEO A CORREGIR CUANDO SE HA DETECTADO UN SOLO ERROR. LAS CABECERAS DE CELULAS ATM SON RETARDADAS HASTA QUE LA PALABRA SINDROME ESTE COMPLETADA, REALIZANDOSE DESPUES EL PROCESO DE CORRECCION DE ERRORES , CUANDO PROCEDA, DE ACUERDO CON LA PALABRA SINDROME GENERADA. ADEMAS SE GENERA UNA INDICACION INDIVIDUAL AL EXTERIOR DEL RESULTADO DEL PROCESO DE DETECCION Y POSIBLE CORRECCION REALIZADO. EL DISPOSITIVO IMPLEMENTA EL METODO DESCRITO.
SISTEMA SINCRONO DE ALEATORIZACION DE DATOS EN PARALELO.
Secciones de la CIP Física Electricidad
(01/08/1994). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: G06F7/58, H04L25/49.
SISTEMA SINCRONO DE ALEATORIZACION DE DATOS EN PARALELO. DEL TIPO DE LOS FORMADOS POR UN GENERADOR DE CODIGOS SEUDOALEATORIOS Y POR UN BLOQUE DE SINCRONIZACION Y DE ALEATORIZACION EN PARALELO QUE ADEMAS DE LA SEÑAL DE INICIALIZACION RECIBE COMO ENTRADAS EL CONJUNTO DE DATOS DE ENTRADA EN PARALELO Y LOS CODIGOS GENERADOS POR EL GENERADOR DE CODIGOS, Y PRODUCE A SU SALIDA LOS DATOS ALEATORIZADOS EN PARALELO. LOS SUMADORES MODULO-2 UTILIZADOS EN LOS BUCLES DE REALIMENTACION DEL GENERADOR DE CODIGOS SEUDOALEATORIOS SOLO RECIBEN DOS ENTRADAS, Y LAS SALIDAS DEL GENERADOR DE CODIGOS EN LOS PERIODOS DE RELOJ DE FUNCIONAMIENTO EN PARALELO TP Y TP + 1 ESTAN RELACIONADAS MEDIANTE LA EXPRESION. CTP+1 = TN(N X N).CTP Y SIMPLIFICANDO EL RESULTADO ADECUADAMENTE. *FIG.*.
CONVERSOR DE NIVELES DE LOGICA COMPLEMENTARIA METAL-OXIDO-SEMICONDUCTOR (CMOS) A LOGICA DE EMISORES ACOPLADOS (ECL) DE SEÑALES DIGITALES.
Sección de la CIP Electricidad
(16/11/1991). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Clasificación: H03K19/0175, H03K19/01.
CONVERSOR DE NIVELES DE LOGICA COMPLEMENTARIA METAL-OXIDO-SEMICONDUCTOR (CMOS) A LOGICA DE EMISORES ACOPLADOS (ECL) DE SEÑALES DIGITALES. ES APLICABLE EN CIRCUITOS INTEGRADOS DE ALTA FRECUENCIA Y ELEVADA CARGA CAPACITIVA Y TIENE POR OBJETO CONSEGUIR UN RETARDO MINIMO EN LA CONVERSION SIN NECESIDAD DE ALIMENTACION ADICIONAL NI AUMENTO DEL NUMERO DE SALIDAS. CUENTA CON UN TRANSISTOR (T1) CUYA PUERTA ESTA CONECTADA A LA ENTRADA DEL CONVERSOR. ESTE TRANSISTOR (T1) ESTA CONECTADO A OTRO TRANSISTOR (T3) CUYO COLECTOR ESTA CONECTADO A UNA TENSION DE ALIMENTACION (VDD) Y A LA BASE DE OTRO TRANSISTOR (T4), QUE A SU VEZ ESTA CONECTADO A OTRO TRANSISTOR (T5). LA PUERTA DE ESTE ULTIMO TRANSISTOR (T2). LOS TRANSISTORES (T4) Y (T5) FORMAN UN DISPOSITIVO DE ALMACENAMIENTO INTERMEDIO QUE REPRESENTA LA SALIDA DE LA SEÑAL ECL.
