CIP-2021 : H03K 5/135 : por la utilización de señales de referencia de tiempo, p. ej. señales de reloj.
CIP-2021 › H › H03 › H03K › H03K 5/00 › H03K 5/135[2] › por la utilización de señales de referencia de tiempo, p. ej. señales de reloj.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 5/00 Manipulación de impulsos no cubiertos por ninguno de los otros grupos principales de la presente subclase (circuitos de realimentación H03K 3/00, H03K 4/00; utilizando dispositivos magnéticos o eléctricos no lineales H03K 3/45).
H03K 5/135 · · por la utilización de señales de referencia de tiempo, p. ej. señales de reloj.
CIP2021: Invenciones publicadas en esta sección.
CIRCUITO DE SELECCION DE FASE.
(01/06/2005). Ver ilustración. Solicitante/s: VITESSE SEMICONDUCTOR CORPORATION. Inventor/es: WARWAR, GREG.
Un circuito de selección de fase para seleccionar una fase a partir de una fuente de fases que genera las señales de fase, teniendo las señales de fase distintas fases, que comprende: una única etapa de circuitos multiplexores que reciben las señales de fase desde la mencionada fuente de señales, en la que los mencionados circuitos multiplexores están conectados conjuntamente en sus salidas, recibiendo cada uno de los mencionados circuitos multiplexores al menos dos señales de fase, y estando adaptados cada uno de los mencionados circuitos multiplexores para estar activos durante la operación del mencionado circuito de selección de fase.
DISPOSITIVO ELECTRONICO COMPENSADOR DE DERIVA DE FRECUENCIA PARA RELOJES DE CUARZO.
(16/10/2000). Ver ilustración. Solicitante/s: CABETAS FELIPE,ALEJANDRO CABETAS FELIPE,JOAQUIN. Inventor/es: CABETAS FELIPE,ALEJANDRO, CABETAS FELIPE,JOAQUIN.
Dispositivo electrónico compensador de deriva de frecuencia, aplicable a relojes de cuarzo, que comprende esencialmente un modificador de impulsos (MI) y una unidad lógica (UL) que se intercalan entre el generador de impulsos de cuarzo (G) y el reloj (R), actuando el modificador de impulsos sobre el tren de impulsos (TI) provenientes del generador (G) en respuesta a los datos almacenados en un registro de control (R2) el cual añade o elimina impulsos y almacena la información del número de impulsos a modificar, siendo dicho registro (R2) actualizado por una unidad lógica (UL) a través de una señal de control (T5) que envía al modificador de impulsos cada vez que el reloj es puesto en hora. Opcionalmente la unidad lógica incorpora un sensor de temperatura (ST) para la compensación necesaria en función de la temperatura.
CAMBIO DE FASE DE UNA SEÑAL DE RELOJ, EN PARTICULAR PARA LA RECUPERACION DE LA CADENCIA DE UNA SEÑAL DE DATOS DIGITALES.
(16/09/1998) EL INVENTO RELATA A LA RECUPERACION DE RELOJ PARA UNA SEÑAL DE DATOS DIGITAL. UN DETECTOR DE FASE RECIBE LA SEÑAL DE DATO Y LA TRANSMITE DESPUES DE LA RECUPERACION DE RELOJ. UNOS MEDIOS CORRECTORES DE FASE CREAN Y TRANSMITEN, POR MEDIO DE UN NUMERO DE FASES DE RELOJ AUXILIARES CAMBIADAS CON RESPECTO A CADA OTRA Y ORIGINANDO DESDE UNA SEÑAL DE RELOJ ENTRANTE (CKIN) UNA SEÑAL DE RELOJ RECUPERADA (CKUT) PARA LA SEÑAL DE DATO. LA SEÑAL DE RELOJ RECUPERADA ES ALIMENTADA AL DETECTOR DE FASE , EL CUAL DETECTA UN ERROR DE POSICION DE FASE, SI CUALQUIERA, ENTRE LA SEÑAL DE DATO Y SU SEÑAL DE RELOJ RECUPERADA Y EMITE LA INFORMACION CON RESPECTO A ESTO AL MEDIO CORRECTOR DE…
(16/09/1997) UN GENERADOR DE PULSO PARA GENERAR UN PULSO DE SALIDA QUE SE SINCRONIZA A UN PULSO DE RELOJ INTERNO QUE INCLUYE UN CIRCUITO DETECTOR DE PESTILLO , UN PESTILLO MAESTRO , UN PESTILLO DE RELOJ , UN PRIMER MEDIO -PESTILLO DE RELOJ , Y UN CIRCUITO LOGICO DE SALIDA . EL PESTILLO DETECTOR RESPONDE SOLO AL BORDE POSITIVO DEL PULSO SINCRONOMO DE UN ANCHO VARIANTE PARA GENERAR UNA SEÑAL DE DISPARO QUE SE CIERRA A UN NIVEL LOGICO BAJO. EL PESTILLO MAESTRO RESPONDE A LA SEÑAL DE DISPARO PARA GENERAR UNA PRIMERA SEÑAL CERRADA QUE SE CIERRA A UN NIVEL LOGICO ALTO. EL MEDIO DE PESTILLO DE RELOJ RESPONDE A LA PRIMERA…
DISPOSITIVO DE CIRCUITO PARA REGENERACION Y SINCRONIZACION DE UNA SEÑAL DIGITAL.
(01/12/1988). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Inventor/es: KLEIN, MICHAEL, WOLK, JOACHIM, LIU, SHAO HAN.
UNA LINEA DE RETARDO VARIABLE (VZL) ESTA CONECTADA EN SERIE CON UNA LOGICA DE DECISION (EL) Y ES ATRAVESADA POR UNA SEÑAL DIGITAL. LA LOGICA DE DECISION (EL) ESTA CONECTADA A UNA UNIDAD DE CONTROL DE RETARDO (VRE) POR LINEAS DE CONTROL (UPO, DOWNO) Y LA LINEA DE RETARDO (VZL) ESTA CONECTADA A LA UNIDAD DE CONTROL DE RETARDO (VRE) POR LINEAS DE DIRECCION (S0, S1, S2, S3). LA LOGICA DE DECISION (EL) CONTIENE UN CIRCUITO DE MUESTREO (AS), EL CUAL SE APLICA EL RELOJ DEL SISTEMA (CK) POR UNA LINEA DE RELOJ (TL), Y UN MEDIO DE EVALUACION (AWE). UNA SEÑAL DIGITAL ENTRANTE ES MUESTREADA EN CINCO INSTANTES DIFERENTES Y ENTONCES EVALUADA, TENIENDO EN CUENTA LA PRESENCIA DE UN RETARDO MINIMO O MAXIMO DE LA LINEA DE RETARDO (VZL). LA RELACION DE FASES ENTRE EL RELOJ DEL SISTEMA Y LA SEÑAL DE DATOS PUEDE SER TOMADA A TRAVES DE LA PRIMERA O DE LA SEGUNDA SALIDA DE INDICACION DE ESTADO (Z0, Z1) DEL MEDIO DE EVALUACION (AWE) EN CUALQUIER MOMENTO.
APARATO CON AUTO-VERIFICACION PARA GENERAR RETARDOS DE TIEMPO.
(01/12/1984). Solicitante/s: GENERAL ELECTRIC COMPANY.
APARATO CON AUTO-VERIFICACION PARA GENERAR RETARDOS DE TIEMPO.CONSTA DE UN DISPOSITIVO QUE RESPONDE A UNA SEN/AL DE ENTRADA DE FUNCIONAMIENTO GENERANDO UNA SEN/AL DE SALIDA DE FUNCIONAMIENTO CON UN RETARDO DE TIEMPO PREDETERMINADO RESPECTO A DICHA SEN/AL DE ENTRADA; Y DE UN DISPOSITIVO CONECTADO CON DICHO DISPOSITIVO GENERADOR DE RETARDO DE TIEMPO, PARA SUPERVISAR SUSTANCIALMENTE EL FUNCIONAMIENTO DEL MENCIONADO DISPOSITIVO DE RETARDO DE TIEMPO.
MEJORAS EN LOS CIRCUITOS DE SINCRONIZACION ELECTRONICOS.
(16/10/1976). Solicitante/s: STANDARD ELECTRICA, S.A..
Resumen no disponible.
