(16/01/2002). Solicitante/s: ALCATEL BELL NAAMLOZE VENNOOTSCHAP. Inventor/es: CHANG, ZHONG YUAN, HASPESLAGH, DIDIER RENE.

SE PRESENTA UN INTEGRADOR GM-C SINTONIZABLE, LINEAL QUE INCLUYE UNA ETAPA DE ENTRADA DIFERENCIAL "SUPER GM" (O1, ML1/O2, ML2) Y QUE UTILIZA RESISTORES DE DEGENERACION LINEAL Y CONSTANTE (R1/R2) PARA OBTENER LA TENSION DE ENTRADA LINEAL OPTIMA PARA LA CONVERSION DE CORRIENTE DE SALIDA. EL INTEGRADOR ESTA PROVISTO DE TRES TRANSISTORES CMOS DE SINTONIZACION (MU1, MU2, MU3) QUE CONTROLAN LAS CORRIENTES DE INTEGRACION QUE FLUYEN ENTRE LAS ETAPAS DE ENTRADA Y DESDE LAS ETAPAS DE ENTRADA HACIA LAS SALIDAS (OP/ON). MEDIANTE UN CONTROL ADECUADO DE LOS TRANSISTORES DE SINTONIZACION Y RECONOCIENDO EL HECHO DE QUE LA OSCILACION DE LA TENSION A TRAVES DE LOS ULTIMOS ES PEQUEÑA, ES POSIBLE OBTENER UNA CARACTERISTICA DE TRANSCONDUCTANCIA PERFECTAMENTE LINEAL (GM) SOBRE LA BANDA DE OPERACION COMPLETA DEL INTEGRADOR.