(01/05/2004). Solicitante/s: FUJITSU GENERAL LIMITED. Inventor/es: KIMURA, TAKUSHI, FUJITSU GENERAL LTD, NAKAJIMA, MASAMICHI, FUJITSU GENERAL LTD.

Un circuito PLL en el que están conectados sucesivamente en bucle un comparador de fases, un filtro de bucle, un oscilador de control de tensión y un divisor de frecuencia, cuyo circuito comprende: medios detectores de interrupción de funcionamiento para detectar que se ha interrumpido el funcionamiento del circuito PLL, efectuándose la detección sobre la base de una señal de salida del divisor de frecuencia, cuyos medios detectores de interrupción de funcionamiento detectan la presencia/ausencia de una señal de salida del divisor de frecuencia; y medios de control para, cuando dichos medios detectores de interrupción de funcionamiento detectan una interrupción de funcionamiento, controlar al oscilador de control de tensión de tal manera que sea baja una frecuencia de oscilación del oscilador de control de tensión, caracterizado por: medios para detectar si una frecuencia de oscilación del oscilador de control de tensión es o no más alta que un valor predeterminado.