CIP-2021 : G06F 12/06 : Direccionamiento de un bloque físico de posiciones, p. ej.
por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
CIP-2021 › G › G06 › G06F › G06F 12/00 › G06F 12/06[2] › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06).
G06F 12/06 · · Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
CIP2021: Invenciones publicadas en esta sección.
Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo.
(11/09/2019) Método para acceder a una memoria por un procesador multihilo , comprendiendo el método:
determinar un identificador de hilo asociado a un hilo de procesador correspondiente del procesador multihilo , correspondiéndose el identificador de hilo con la salida de un contador de hilos en el procesador multihilo, identificando la salida del contador de hilos un hilo particular que está siendo ejecutado; y
seleccionar una parte particular de la memoria a la que accederá el hilo de procesador correspondiente, la selección de la parte particular de la memoria comprende utilizar, por una circuitería de selección, por lo menos una parte del identificador de hilo para seleccionar la parte particular de la memoria a la que accederá el hilo de procesador…
Aparato de acceso a datos que usa un dispositivo de memoria.
(31/07/2019) Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones, que comprende:
un dispositivo de memoria de 8 bits que tiene una pluralidad de direcciones para que los datos se puedan leer o escribir; una unidad de división de datos configurada para dividir datos de 24 bits,
una unidad de mapeo de direcciones configurada para
asignar direcciones del dispositivo de memoria de 8 bits con las respectivas direcciones predeterminadas, una unidad de mapeo de datos configurada para asignar segmentos de datos divididos por la unidad de división de datos con las respectivas direcciones predeterminadas, y
una unidad de control,
la unidad de división de datos está configurada para dividir los datos de 24 bits en datos de 8 bits de orden superior, datos de 8 bits de orden medio y datos de 8 bits…
Uso de compresión de memoria para reducir la carga de compromiso de memoria.
(06/05/2019) Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método:
determinar que el programa está en un estado a partir del cual el programa puede ser terminado, habiendo sido comprometida al programa una cantidad de memoria, siendo la cantidad de memoria un compromiso de memoria que garantiza la disponibilidad de una cantidad de memoria asignada al programa, habiendo sido usado por el programa un subconjunto de la cantidad de memoria comprometida al programa, e incluyendo la cantidad de memoria comprometida al programa varias páginas de memoria;
…
Dispositivo de memoria híbrida con una única interfaz.
(23/01/2019) Un procedimiento que comprende:
recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada con el dispositivo de memoria, comprendiendo el dispositivo de memoria un primer tipo de memoria y un segundo tipo de memoria, correspondiéndose la interfaz definida con el primer tipo de memoria , de forma que el dispositivo de memoria opere con el protocolo de acceso del primer tipo de memoria tanto para el primer tipo de memoria como para el segundo tipo de memoria ; y
determinar en el controlador si la información recibida en el dispositivo de memoria se corresponde con el segundo tipo de memoria asociado con el dispositivo de memoria, y si es así, producir señales al segundo tipo de memoria…
Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria.
(09/01/2019) Un controlador de memoria , que comprende:
un controlador configurado para acceder al menos a una ubicación de memoria correspondiente a al menos una página de memoria contenida en cada uno de una pluralidad de bancos de memoria de acuerdo con una configuración de acceso a memoria proporcionada para cada uno de la pluralidad de bancos de memoria;
en donde la configuración de acceso a memoria permite que cada uno de una pluralidad de bancos de memoria cierre o deje abierta la al menos una página de memoria y en donde la configuración de acceso a memoria para cada uno de la pluralidad de bancos de memoria se configura como una configuración estática almacenada en uno o más registros internos;
el controlador está configurado…
Método y aparato de extensión de particiones.
(20/12/2017) Un método de extensión de particiones, que comprende:
adquirir un valor medio de cantidades de particiones en todos los nodos físicos en un sistema de almacenamiento distribuido, en donde una partición es una parte de un espacio hash cuando el espacio hash se divide en varias partes iguales, y el espacio Hash es un espacio circular conectado de la cabeza a la cola;
realizar la multiplicación en una cantidad de particiones en cada nodo físico, si el valor medio de las cantidades de las particiones es menor que un umbral preestablecido, en donde el umbral preestablecido es un valor que satisface el valor medio de las cantidades de las particiones en todos los nodos físicos en el sistema de almacenamiento distribuido cuando la expansión de la capacidad se realiza al menos una vez para…
Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE.
(20/12/2017) Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un dominio de seguridad tal como se define por la norma Globalplatform Card Specification v2.2, incluyendo el procedimiento:
- una etapa (E50) de obtención, a partir de una zona de seguridad de una clave de inicialización (KIj) para la instalación de una primera aplicación o de una clave (K1i) y unos datos de acceso (AB1i) de la primera aplicación para la sustitución de la primera aplicación por una segunda aplicación en la memoria MIFARE protegiendo el acceso a dicha memoria MIFARE , denominados "claves y datos de acceso actuales"; y
- una etapa de obtención…
Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales.
(18/10/2017) Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, y al menos una primera unidad de memoria dispuesta para proporcionar datos para ser operados por la unidad funcional, una tercera unidad y una red en chip que conecta la unidad funcional, la primera unidad de memoria y la tercera unidad, dicho procesador digital de señales estando caracterizado porque la tercera unidad está dispuesta para proporcionar datos de direccionamiento en la forma de un vector de direcciones para ser usado para direccionar la primera unidad de memoria , dicha tercera unidad siendo conectable a la primera unidad de memoria…
Microprocesador o microcontrolador mejorados.
(15/04/2015) Un dispositivo de procesador, en particular un microcontrolador o un microprocesador, que comprende:
una memoria de datos de registros que comprende un espacio físico de direcciones, siendo la memoria de datos accesible a través de una pluralidad de bancos secuenciales de memoria (110x) que definen un espacio lineal de direcciones, en el que por lo menos un subconjunto de los bancos de memoria (110x) están organizados de modo que cada banco de memoria (110x) del subconjunto, comprende por lo menos una primera y una segunda área de memoria , en el que dicha primera área de memoria comprende unos registros de función especial mapeados en memoria y dentro del espacio lineal de direcciones las segundas áreas de memoria forman un bloque no consecutivo de memoria;…
Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria.
(20/11/2013) Tarjeta de memoria que comprende:
varias posiciones de memoria (M1 a Mn) para almacenar datos, y almacenándose en dicha tarjeta de memoria por lo menos un parámetro (C_SIZE, C_SIZE_MULT, READ_BL_LEN),
estando la tarjeta de memoria configurada de manera que el número de posiciones de memoria (M1 a Mn) de latarjeta de memoria se puede calcular basándose en dicho por lo menos un parámetro, y
estando la tarjeta configurada de manera que se reserva un número específico de bits para dicho por lo menosun parámetro,
caracterizada porque en la tarjeta de memoria se almacenan unos datos de direccionamiento, indicando dichosdatos el procedimiento de direccionamiento soportado por la tarjeta de memoria ; y estando la tarjeta dememoria configurada para direccionar más de una posición de memoria con una dirección.
PROCEDIMIENTO Y SISTEMA PARA LA OCUPACION CONTINUA DE DIRECCIONES ENTRADA Y DE SALIDA DE UN SISTRMA DE CONTROL MODULAR.
(16/06/2007). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: AUMER, ALBERT, DOMAGOJ, ILIC.
Procedimiento para el funcionamiento de un sistema de control modular con una unidad central (Z) provista con entradas (In) y/o salidas (Qn) y con una pluralidad de módulos periféricos (Bn) conectados con esta unidad central (Z) y provistos de la misma manera con entradas (In) y/o salidas (Qn), caracterizado porque durante una fase de inicialización - la unidad central (Z) registra sus entradas (In) y/o sus salidas (Qn) de una manera continua en una imagen del proceso (PA) y la unidad central (Z) transmite la imagen del proceso (PA) a un módulo periférico (B1) adyacente y - cualquier otro módulo periférico (Bn) registra sus entradas (In) respectivas y/o sus salidas respectivas de una manera continua en la imagen del proceso (PA) y las transmite a otro módulo periférico (Bn) adyacente.
MEMORIA DIGITAL DIRECCIONABLE DE MANERA INEXACTA.
(16/03/2007) Una configuración de memoria para su empleo en un sistema informático, constando la memoria de una pluralidad de decodificadores de dirección , a cada uno de los cuales se le asigna un identificador que tiene un número predefinido de bits, teniendo cada bit estados seleccionables primero y segundo, y una memoria de datos que tiene una pluralidad de líneas de palabra de longitud predefinida, siendo susceptible de activación cada uno de los referidos decodificadores de dirección para seleccionar una de entre una pluralidad de líneas, y constando los decodificadores de dirección de medios para recibir una dirección de entrada que tiene un número predefinido de bits y de medios para comparar el identificador…
AMPLIACION DE MEMORIA DE PROGRAMA PARA MICROPROCESADORES.
(16/03/2007). Ver ilustración. Solicitante/s: SCHENCK VIBRO GMBH. Inventor/es: SONNENSCHEIN, ROLAND, DR., SIEBERLING, HANS GUNTHER, DR.
LA INVENCION SE REFIERE A LA AMPLIACION DE LA MEMORIA DE PROGRAMA PARA MICROPROCESADORES , CONECTADOS VIA BUS DE DIRECCIONES Y DATOS CON ELEMENTOS DE MEMORIA . ASIMISMO SE HA PREVISTO UN REGISTRO DE AMPLIACION DE DIRECCIONES , QUE PROPORCIONA LINEAS DE DIRECCION ADICIONALES A LOS ELEMENTOS DE MEMORIA . EL ELEMENTO DE MEMORIA DE PROGRAMA ESTA DIVIDIDO EN DIFERENTES PAGINAS, ACTIVABLES MEDIANTE UN PROGRAMA DE CONMUTACION Y UNA TABLA DE SALTOS VIA REGISTRO DE AMPLIACION DE DIRECCIONES . CADA PAGINA ADICIONAL MULTIPLICA LA CAPACIDAD DE MEMORIA.
PROCEDIMIENTO PARA LA IDENTIFICACION DE UNA UNIDAD ELECTRONICA.
(01/03/2007). Ver ilustración. Solicitante/s: VALEO SCHALTER UND SENSOREN GMBH. Inventor/es: HOFFSOMMER, KLAUS.
Procedimiento para la identificación de por lo menos una unidad electrónica en un sistema electrónico, en el cual se emplea para la identificación un nivel de una tensión tomada de la por lo menos una unidad electrónica en una línea de alimentación (UBAT), caracterizado porque la por lo menos una unidad electrónica del sistema electrónico intenta para la identificación igualar el nivel en una línea de bus al nivel de la tensión tomada, diferente a lo largo de la línea de alimentación (UBAT).
(16/09/2006). Ver ilustración. Solicitante/s: VALEO SCHALTER UND SENSOREN GMBH. Inventor/es: HOFFSOMMER, KLAUS.
Componente de circuito electrónico (A, B, C, D) para la codificación de un usuario del bus (Xa, Xb, Xc, Xd, Xe, Xf, E) asignado a él de un sistema de bus, caracterizado porque el componente de circuito (A, B, C, D) se puede unir en diferentes combinaciones de conexión con al menos dos líneas de conexión (P, G, S, S_a, S_b) conformadas como líneas de suministro (P, G) y/o líneas de señal (S, S_a, S_b), y porque el componente de circuito (A, B, C, D) contiene medios para reconocer la combinación de conexiones respectivas de las líneas de conexión (P, G, S, S_a, S_b) conectadas, y para codificar el usuario del bus (X, Xb, Xc, Xd, Xe, Xf, E) asignado a él en función de la combinación de conexiones reconocida.
SISTEMA ELECTRONICO MODULAR AUTOCONFIGURABLE, EN PARTICULAR SISTEMA INFORMATICO.
(16/02/2005). Ver ilustración. Solicitante/s: BRINKHUS, HARTMUT B., DR. Inventor/es: BRINKHUS, HARTMUT B., DR.
UN SISTEMA DE ORDENADOR MODULAR AUTOCONFIGURABLE CON UN BUS DE DATOS Y DIRECCIONAMIENTO QUE TIENE VARIAS LINEAS DE BUS (L1 LN) Y PERMITE IDENTIFICAR UNA PLURALIDAD DE MODULOS DIRECCIONABLES (C1 CM) CONECTADOS A ESTAS LINEAS DE BUS, INCLUSO MODULOS ABSOLUTAMENTE IDENTICOS (C1 CM) PARA QUE LAS LINEAS DEL BUS SE INTERCAMBIEN O CRUCEN SEGUN UN PATRON DE CODIGO ESPECIFICADO EN LA ZONA COMPRENDIDA ENTRE LOS PUNTOS DE CONEXION DE MODULOS VECINOS, DE MANERA QUE CADA MODULO DIRECCIONABLE SE CONECTE A UN PUNTO CONFIGURADO DE MANERA DIFERENTE EN RELACION CON LAS LINEAS DE BUS INTERCAMBIADAS.
UNIDAD FUNCIONAL PARA UN CONTROL PROGRAMABLE CON MEMORIA DE FUNCION DE REDUNDANCIA.
(16/12/2004) PARA QUE EN UNA UNIDAD DE FUNCIONAMIENTO PARA UN LUGAR ENCHUFABLE DE UN CONTROL PROGRAMABLE CON MEMORIA PREVISTO CON MULTIPLES LUGARES DE ENCHUFE, DONDE LA UNIDAD DE FUNCIONAMIENTO ABARCA CONEXIONES PARA UN BUS DE SISTEMA, UN BUS DE DIRECCION, Y UN BUS DE CONTROL Y CON UNA CPU COORDINADA POR MEDIO DE ACCESOS DE ESCRITURA Y DE LECTURA PUEDAN SER COMUNICADA Y DONDE LA CPU PUEDA CEDER SEÑALES A TRAVES DEL BUS DE CONTROL, QUE MUESTRAN UNIDADES DE FUNCIONAMIENTO, LA CPU ESTA ENCHUFADA RESPECTIVAMENTE PARA LA SEÑALIZACION EN UN LUGAR ENCHUFABLE, Y PARA SUAVIZAR LAS RESTRICCIONES DE SISTEMAS PROGRAMABLES CON MEMORIA HABITUALES CON REFERENCIA A LA SEÑALIZACION…
NUEVA INICIALIZACION DE DIRECCIONES DE DISPOSITIVOS D2B MEDIANTE EL USO DE UNA DIRECCION POR DEFECTO.
(01/11/2004) Sistema de bus de comunicación de un solo canal que comprende un bus de comunicación que tiene una pluralidad de estaciones (2, 3 y 4) conectadas al mismo, que pueden comunicarse entre sí a través del bus de comunicación y a cada una de las cuales se asigna una dirección de estación única, comprendiendo dichas estaciones un circuito de interfaz que está adaptado para llamar a cualquier estación de destino mediante la generación de una dirección de estación de destino de dicha estación de destino y para recibir una señal de acuse de recibo que es transmitida por la estación de destino relevante si la dirección de estación de dicha estación de destino…
(01/07/2004). Ver ilustración. Solicitante/s: SAAB DYNAMICS. Inventor/es: SODERQUIST, INGEMAR.
LA INVENCION HACE REFERENCIA A UNA NUEVA ESTRUCTURA DE MEMORIA ADAPTADA ESPECIALMENTE PARA ALMACENAR VECTORES DE MEMORIA. CADA UNA DE LAS POSICIONES DE ALMACENAMIENTO ( 1, MI- M, MI) DE LA MEMORIA POSEE UNA LONGITUD ADAPTADA A LA LONGITUD DE GRANDES VECTORES Y ESTA DISPUESTA PARALELAMENTE, EXTENDIENDOSE DESDE UNA ENTRADA Y/O SALIDA PARA LA INFORMACION Y MAS ALLA DENTRO DE LA MEMORIA. DE ESTA FORMA, CADA VECTOR SE ALMACENA SIN DIVIDIRSE EN UN ORDEN SECUENCIAL CON EL PRINCIPIO DEL VECTOR EN LA ENTRADA Y/O SALIDA DE LA MEMORIA (CAMPO DE MEMORIA F1 EN PLANO DE MEMORIA MI). EL DIRECCIONAMIENTO SE REALIZA A LA ENTRADA Y/O SALIDA DE LA MEMORIA. EXISTEN DISPOSITIVOS (1IB-MIB, 1UB-MUB) QUE ACTUAN COMO REGISTROS DE DESPLAZAMIENTO PARA LA ENTRADA Y SALIDA DE INFORMACION EN SECUENCIA NO DIVIDIDA A/DESDE LAS POSICIONES DE ALMACENAMIENTO EN LA MEMORIA.
UNIDAD DE CONTROL DE MEMORIA Y UNIDAD DE MEMORIA.
(01/04/2000) UNA UNIDAD DE CONTROL DE MEMORIA PARA UTILIZAR EN UN SISTEMA DE MEMORIA QUE INCLUYE UNA VARIEDAD DE BANCOS DE MEMORIA, SE DISPONE PARA GENERAR UNA DIRECCION DE COLUMNA Y DE FILA Y UNAS SEÑALES DE DIRECCION, EN UNA BASE CICLO A CICLO, EN RESPUESTA A UNA DIRECCION DE MEMORIA INTERMEDIA Y DE SEÑALES DE CONTROL PROVISTAS DE UN COMPARADOR DE BANCOS DE MEMORIA QUE INDICA SI ES O NO VALIDA UNA DIRECCION DE MEMORIA, CUAL DE LOS BANCOS DE MEMORIA ESTA SIENDO DIRECCIONADO, EL TIPO DE BANCO QUE ESTA SIENDO DIRECCIONADO, Y SI ES POSIBLE O NO INTERFOLIAR LOS BANCOS DE MEMORIA. LA UNIDAD DE CONTROL DE MEMORIA INCLUYE UN ASIGNADOR DE…
DISPOSICION DE CIRCUITO PARA LA REPRODUCCION DEL ESPACIO DE DIRECCIONAMIENTO LOGICO DE UNA UNIDAD DE PROCESADOR SOBRE EL ESPACIO DE DIRECCIONAMIENTO FISICO DE UNA MEMORIA.
(16/08/1999). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: MOLLER, UDO, DIPL.-ING.
SE REFIERE A UN ESQUEMA DE CONEXIONES PARA LA REPRODUCCION DEL ESPACIO LOGICO DE DIRECCIONAMIENTO DE UN PROCESADOR (PU) SOBRE EL ESPACIO FISICO DE DIRECCIONAMIENTO DE UNA MEMORIA (MM) CON UNA UNIDAD DE INTERPRETACION (IU), QUE ESTA UNIDA CON EL PROCESADOR (PU) A TRAVES DE LINEAS DE DATOS Y DE MANDO (D, C) Y QUE CONTIENE UN REGISTRO (BCR) DIVIDIDO EN UN PRIMER CAMPO DE REGISTRO Y EN UN SEGUNDO CAMPO DE REGISTRO A DESCRIBIR POR EL PROCESADOR. LA UNIDAD DE INTERPRETACION (IU) ANALIZA CONTINUAMENTE EL ESTADO LOGICO DEL PROCESADOR (PU), REGISTRANDO, EN DETERMINADOS ESTADOS LOGICOS, EL CONTENIDO DEL SEGUNDO CAMPO DE REGISTRO EN EL PRIMERO Y EMITIENDO EL CONTENIDO DE ESTE PRIMERO COMO DIRECCION. UNA UNIDAD DE ENLACE, UNIDA A TRAVES DE LINEAS DE DIRECCIONAMIENTO (A1, A2, A3) CON EL PROCESADOR (PU), LA UNIDAD DE INTERPRETACION (IU) Y LA MEMORIA (MM), FORMA UNA DIRECCION COMPLETA PARA LA MEMORIA (MM) A PARTIR DE LAS DIRECCIONES TRANSMITIDAS POR LA UNIDAD DE INTERPRETACION (IU) Y EL PROCESADOR (PU).
CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS.
(01/07/1998) CIRCUITO DE GESTION DE NUMEROS DE ACCESO A RECURSOS LOGICOS. EL CIRCUITO PONE AL DIA NUMEROS DE ACCESO A RECURSOS LOGICOS TALES COMO CELULAS DE DATOS DE MEMORIA TAMPON EN UN SISTEMA DE CONMUTACION TEMPORAL. SE ORGANIZA ALREDEDOR DE UNA MATRIZ DE CELULAS DE RECUENTO (MC). CADA CELULA DE RECUENTO (1I,J) INCLUYE UN CONTADOR SINCRONO QUE MEMORIZA UN NUMERO INSTANTANEO DE ACCESO (NBI,J) RELATIVO A UNA CELULA DE DATOS CORRESPONDIENTE DE LA MEMORIA TAMPON. ESTE NUMERO DE ACCESO CODIFICADO ES REPRESENTATIVO DEL NUMERO DE VIAS MULTIPLEX SALIENTES DEL SISTEMA HACIA LAS QUE DEBE SER TODAVIA DIFUNDIDO EL BLOQUE DE DATOS RECIBIDO SOBRE UNA VIA MULTIPLEX…
DISPOSICION CON UNIDADES FUNCIONALES ENCHUFABLES.
(16/12/1997). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BOZENHARDT, JOHANNES, ABERT, MICHAEL, BLOCK, SIEGFRIED, LEIGSNERING, FRANZ, PFATTEICHER, WERNER, SCHEWE, FRANZ-CLEMENS.
SE PROPONE UNA DISPOSICION CON UNA PLURALIDAD DE PUNTOS (SP1,...) ENCHUFABLES, QUE ESTAN INTERCONECTADOS POR MEDIO DE UN SISTEMA BUS (SYB) DISPONIENDO DE DATOS Y LINEAS DE CONTROL, LINEAS (AL1,...) DE DIRECCION TOMADAS A LAS CONEXIONES DE LOS PUNTOS (SP1,...) ENCHUFABLES, UNO DE LOS CUALES ESTA CONECTADO A UNA TERMINAL (AN1,...) SELECTORA, Y CON UNIDADES (FE1,...) FUNCIONALES ENCHUFABLES, AL MENOS UNA (FE1; FE3) DE LAS CUALES DISPONE DE MEDIOS PARA LA CONEXION LAS LINEAS (AL1,...) DE DIRECCION A ESTA UNIDAD Y CADA UNA DE LAS UNIDADES (FE2, FE4) FUNCIONALES RESTANTES DISPONE DE MEDIOS PARA LA CONEXION DE LA UNIDAD A LA TERMINAL (AN1,...) SELECTORA DEL PUNTO ENCHUFABLE. LAS UNIDADES QUE REALIZAN FUNCIONES DE LECTURA Y ESCRITURA PUEDEN SER INSTALADAS EN CUALQUIER PUNTO ENCHUFABLE EN UNA DISPOSICION DE ESTE TIPO. LA INVENCION ES APLICABLE EN CONTROLES PROGRAMABLES DE MEMORIA.
DISPOSICION PARA EL DIRECCIONAMIENTO DE UNIDADES PERIFERICAS.
(01/12/1997). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: BOZENHARDT, JOHANNES, ABERT, MICHAEL, BLOCK, SIEGFRIED, LEIGSNERING, FRANZ, PFATTEICHER, WERNER, SCHEWE, FRANZ-CLEMENS.
LA INVENCION SE REFIERE A UNA DISPOSICION PARA TRANSMISION DE DATOS POR MEDIO DE UN BUS CON UNA UNIDAD CENTRAL Y UNA PLURALIDAD DE UNIDADES PERIFERICAS CONECTADAS AL BUS, DE FORMA QUE EN CADA UNA DE ELLAS SE DISPONE DE FORMA LOCALIZADA DE UN CAMPO DE DIRECCIONADO FISICO DE TAMAÑO PREDETERMINADO MEDIANTE CONEXION DE DIRECCINADO DE PUNTO. UNA UNIDAD DE CONVERSION PROGRAMABLE UBICA LA DIRECCION LOGICA UTILIZADA EN LA UNIDAD CENTRAL CON LA DIRECCION FISICA CORRESPONDIENTE. ESTOS ESPACIOS EN LOS CAMPOS DE DIRECCION FISICA ORIGINADOS MEDIANTE EL PROCESO DE DIRECCIONADO GEOGRAFICO NO TIENEN EFECTO SOBRE LAS DIRECCIONES DE LOS PROGRAMAS DEL UTILIZADOR Y LOS DATOS DEL PROCESO PUEDEN SER SUMINISTRADOS MEDIANTE DIRECCIONES LOGICA SECUENCIALES. LA INVENCION ES APLICABLE EN SISTEMAS BUS.
CARTUCHO DE MEMORIA Y UNIDAD DE PROCESO DE DATOS.
(16/09/1997). Solicitante/s: NINTENDO CO. LIMITED. Inventor/es: NAKANISHI, YOSHIAKI, NAGAGAWA, KATSUYA.
UN CARTUCHO DE MEMORIA CONSTA DE UN ESTUCHE, Y UN CIRCUITO IMPRESO ALOJADO EN EL MISMO SE CONECTA A UNA UNIDAD DE PROCESO DE DATOS, LA CUAL INCLUYE UN MICROPROCESADOR, CUANDO EL CARTUCHO DE MEMORIA SE CARGA EN LA MISMA. EN EL CIRCUITO IMPRESO VA INSTALADA UNA MEMORIA QUE COOPERA CON LA UNIDAD DE PROCESO DE DATOS, Y UN AREA DE MEMORIA DE LA MISMA ESTA DIVIDIDA EN UNA PLURALIDAD DE BANCOS. UN CONTROLADOR MULTIMEMORIA INSTALADO EN EL CIRCUITO IMPRESO INCLUYE UNA PLURALIDAD DE REGISTROS EN LOS QUE SE CARGAN DATOS QUE REPRESENTAN CONDICIONES DE CONMUTACION DE LOS BANCOS PROPORCIONADAS POR EL MICROPROCESADOR. EN RESPUESTA AL CONTENIDO DE AL MENOS UNO DE LOS VARIOS REGISTROS, SE EMITE UNA DIRECCION PARA CONMUTAR EL BANCO DE MEMORIA. ASI, MEDIANTE EL CAMBIO DE LOS DATOS ARRIBA DESCRITOS, EL MICROPROCESADOR PUEDE ESPECIFICAR UN BANCO ARBITRARIO EN UN MOMENTO ARBITRARIO.
(16/12/1996). Solicitante/s: CSIR. Inventor/es: ATKINS, RAYMOND CATHERALL, HODSON, TREVOR MEREDITH, MARSCH, MICHAEL JOHN CAMILLE.
UN SISTEMA DE COMUNICACION QUE CONSTA DE UNA ESTACION DE CONTROL Y UN NUMERO DE ESTACIONES REMOTAS CONECTADAS A LA ESTACION DE CONTROL POR MEDIO DE GUARNICIONES MULTICONDUCTORAS . LA ESTACION DE CONTROL ALOJA UN ORDENADOR Y SUMINISTRA ENERGIA ELECTRICA A LAS ESTACIONES REMOTAS, A LA VEZ QUE SE COMUNICA BIDIRECCIONALMENTE CON LAS ESTACIONES REMOTAS, POR MEDIO DE LAS GUARNICIONES. EN CADA ESTACION REMOTA , SE CONECTA UN SENSOR U OTRO MODULO FUNCIONAL EN UN INTERFACE . LA CIRCUITERIA DE COMUNICACION RECIBE LOS DATOS DE Y ENVIA LOS DATOS A LA ESTACION DE CONTROL. LA ESTACION REMOTA INCLUYE MEDIOS DE IDENTIFICACION PARA ALMACENAR UN PRIMER CODIGO ASIGNADO A LA ESTACION REMOTA POR EL ORDENADOR CENTRAL QUE IDENTIFICA LA UBICACION RELATIVA DE LA ESTACION REMOTA, ASI COMO UN SEGUNDO CODIGO GENERADO EN LA ESTACION REMOTA QUE IDENTIFICA LA FUNCION DEL SENSOR U OTRO MODULO FUNCIONAL.
DISPOSICION PARA PRUEBA DE CAPACIDAD DE FUNCIONAMIENTO DE ESPACIO DE ALMACENAJE DE DATOS ESCRITURA-LECTURA.
(01/01/1996) LA INVENCION SE REFIERE A UNA DISPOSICION PARA PRUEBA DE CAPACIDAD DE FUNCIONAMIENTO DE ESPACIOS DE ALMACENAJE DE DATOS ESCRITURA-LECTURA (4A O 4B) EN EL INTERIOR DE UN COMPUTADOR, CUYA CPU ESTA CONECTADA EN UNA UNIDAD DE DATOS Y DIRECCIONES CON ALMACEN DE DATOS ESCRITURA-LECTURA (4A O 4B). SE CONSIGUE UNA INDEPENDENCIA DEL CURSO DEL PROCESO EN CASOS DE INTERRUPCION DE TRABAJO EN CUALQUIER TIEMPO O UNA AUSENCIA DE RESTRICCIONES DE TIEMPO EN CUALQUIER PRUEBA COMPLEJA DE LOS ALMACENES ESCRITURA-LECTURA (4A Y 4B). PARA ELLO SE DISPONE DE UNA SEPARACION FISICA ENTRE LAS DISTINTAS CANTIDADES DE LUGARES DE ALMACENAMIENTO DE DATOS ESCRITURA-LECTURA (4B O 4A), DE FORMA QUE ESTOS MISMOS LUGARES DE DATOS DE DIRECCIONES , ESTAN EN SERVICIO EN LA CPU . EL CONTROL DE ESTOS ESPACIOS DE ALMACENAMIENTO, YA SEA ESCRITURA O LECTURA (4A Y 4B) SE CONSIGUE…
SISTEMA DE PROCESAR DATOS CON TARJETA DE OPCION CONECTABLE.
(01/12/1993) UN SISTEMA DE PROCESAR DATOS INCLUYE UNA UNIDAD DE PROCESO CENTRAL (CPU), UNA UNIDAD DE MEMORIA PRINCIPAL, Y CONECTORES ESNTRADA/SALIDA (1/0), CADA UNO ADAPTADO PARA RECIBIR UNA SELECCIONADA DE UNA PLURALIDAD DE DIFERENTES Y/O SIMILARES TARJETAS DE OPCION. CADA TARJETA CONTIENE (O ESTA CONECTADA) Y CONTROLA UN DISPOSITIVO PERIFERICO RESPECTIVO, Y CADA TARJETA ESTA CON CONEXIONES YA HECHAS CON UN CORRESPONDIENTE VALOR ID A SU TIPO DE TARJETA. LA OPCION PROGRAMABLE REGISTRADA EN CADA TARJETA ALMACENA PARAMETROS TALES COMO INFORMACION DE DIRECCIONES, NIVELES PRIORITARIOS, Y OTRO SISTEMA DE PARAMETROS DE RECURSO. UN PARTE RUTINARIO, DURANTE EL ENCENDIDO INICIAL, RECUPERA Y ALMACENA LOS PARAMETROS APROPIADOS EN LAS TARJETAS 1/0 Y TAMBIEN EN LOS CONECTORES…
PROCEDIMIENTO PARA LA CONFIGURACION DE UNA RED BUS DE TRANSMISION DE DATOS.
(01/12/1993) EL INVENTO SE REFIERE A UN PROCEDIMIENTO PARA LA CONFIGURACION DE UNA RED BUS DE TRANSMISION DE DATOS (6A,6B) QUE PUEDE CONECTARSE Y DESCONECTARSE A CUALQUIERA DE LOS NODOS (1A-1D) Y EN LA CUAL LOS NODOS PUEDEN DEFINIRSE PARA COMUNICACION EN UNO O AMBOS SENTIDOS. EL PROCEDIMIENTO DE CONFIGURACION DEL INVENTO CONSTA DE LOS SIGUIENTES PASOS: A) INICIACION DE LA CONFIGURACION A PARTIR DE UN NODO SELECCIONABLE ACTIVANDO LA TRANSMISION DE UNA ONDA PORTADORA A TODOS LOS NODOS, CADA UNO DE LOS CUALES ABRE SUS CONMUTADORES CONECTANDO/DESCONECTANDO LAS LINEAS DE TRANSMISION DE DATOS (6A,6B) DE LA CONFIGURACION; B) TRANSMISION DE UN MENSAJE DE CONFIGURACION DESDE EL NODO DE CONFIGURACION SELECCIONADO (1B) EN UNA O AMBAS DIRECCIONES DEL BUS HASTA EL NODO O NODULOS (1C), MAS CERCANO, CUYA DIRECCION…
UN APARATO PARA MANTENER LA APLICACION DE SEÑALES DE DIRECCION A UN CONJUNTO ORDENADO DE MEMORIAS PARA USO EN UN SUBSISTEMA DE MEMORIA EN UN SISTEMA DE PROCESO DE DATOS.
(01/10/1988) EN ASOCIACION CON CONJUNTOS ORDENADOS DE MEMORIA DE UN SUBSISTEMA DE MEMORIA DE UN SISTEMA DE PROCESO DE DATOS SE DESCRIBE UN APARATO PARA SELECCIONAR UN GRUPO DE SEÑALES DE DIRECCION QUE HAN DE APLICARSE A UN CONJUNTO ORDENADO DE MEMORIA Y PARA APLICAR LAS SEÑALES DE DIRECCION AL CONJUNTO ORDENADO DE MEMORIA A FIN DE PERMITIR QUE SE COMPLETE LA ACTIVIDAD ASOCIADA CON LAS SEÑALES DE DIRECCION. EL APARATO GENERA UNA MULTIPLICIDAD DE SEÑALES QUE CONTROLAN UNA UNIDAD DE ALMACENAMIENTO DE SEÑALES QUE CONTROLAN UNA UNIDAD DE ALMACENAMIENTO INTERMEDIO DEL TIPO DE ENGANCHE. LA PRIMERA SEÑAL GENERADA ASEGURA QUE LA SEÑAL QUE CONTROLA EL CIRCUITO DE ENGANCHE SEA ACTIVA DURANTE LA APLICACION DE LAS SEÑALES DE DIRECCION A LA LINEA…
DISPOSITIVO DE MEMORIA DE ESTADO SOLIDO.
(01/12/1987). Solicitante/s: WESTINGHOUSE ELECTRIC CORPORATION.
DISPOSITIVO DE MEMORIA DE ESTADO SOLIDO. CONSTA DE UN CARTUCHO DE MEMORIA PORTABLE QUE ESTA PROVISTO DE UNA PLURALIDAD DE DISPOSITIVOS DE MEMORIA CONJUNTAMENTE CON UN DECODIFICADOR QUE PERMITE QUE UN APARATO EXTERNO DIRECCIONE EMPLAZAMIENTOS DE MEMORIA ESPECIFICOS EN EL CARTUCHO DE MEMORIA SIN CONOCER EL NUMERO ESPECIFICO DE DISPOSITIVOS DE MEMORIA O LAS CAPACIDADES INDIVIDUALES DE LOS DISPOSITIVOS DE MEMORIA UTILIZADOS EN EL CARTUCHO DE MEMORIA; DE UN CONECTOR QUE ASEGURA LA COMUNICACION DE LAS SEÑALES CON CADA UNO DE LOS DISPOSITIVOS DE MEMORIA EN EL INTERIOR DEL CARTUCHO DE MEMORIA; DE UN PRIMER GRUPO DE DIGITOS BINARIOS DE DATOS; DE UN SEGUNDO GRUPO QUE REPRESENTA LOS BITS DE ORDEN MAS BAJO DE UNA PALABRA.
UN CIRCUITO DE MEMORA EXPANSIBLE.
(01/11/1987). Solicitante/s: DIGITAL EQUIPMENT CORPORATION.
CIRCUITO DE MEMORIA EXPANSIBLE. CONSTA DE: X GRUPOS DE UNIDADES DE MEMORIA DISPUESTOS PARA FORMAR PARTE DEL CIRCUITO DE MEMORIA EXPANSIBLE (SIENDO: X Y, Y EL MAXIMO NUMERO POSIBLE DE GRUPOS UNIDADES DE MEMORIA QUE PUEDEN FORMAR PARTE DEL CIRCUITO); ELEMENTOS DE CIRCUITO GENERADOR DE CODIGOS, DISPUESTOS PARA GENERAR N SEÑALES DE TENSION ELECTRICA QUE, CONJUNTAMENTE, CONSTITUYEN UN CODIGO REPRESENTATIVO DE LOS X GRUPOS; Y ELEMENTOS DE CONEXION FORMADOS Y DISPUESTOS PARA CONECTAR LAS N SEÑALES DE TENSION A LOS MEDIOS DE CIRCUITERIA DE INTERCONEXION PARA QUE SEAN UTILIZADAS POR EL SISTEMA DE TRATAMIENTO DE DATOS.
