(28/08/2019) Dispositivo de memoria que corrige automáticamente el efecto de colisiones de partículas de alta energía, que comprende una célula (CM) de memoria; - unos medios (MRET) de retención, durante un retardo determinado, de un umbral ejemplar de un valor (Qd) memorizado en dicha célula (CM) de memoria, caracterizado porque el dispositivo de memoria comprende además: - unos medios (MDET) de detección de un cambio de estado de dicha célula (CM) de memoria, por comparación del valor (Qd) memorizado en dicha célula (CM) de memoria con el valor en retención en dichos medios (MRET) de retención; y - unos medios (MG) de gestión que comprenden unos medios de multiplexado adaptados para determinar si un cambio de estado de dicha célula (CM) de memoria detectado es debido a una colisión de partículas de alta energía o es un cambio de estado controlado,…

(26/10/2016) En un sistema de procesamiento de datos que tiene una memoria caché , un método para generar una imagen no almacenada en la memoria caché que comprende: determinar, por medio del sistema, un primer y segundo componentes, que se requieren para construir la imagen no almacenada en la memoria caché; localizar y obtener, por medio del sistema, el primer componente que está relacionado con la imagen no almacenada en la memoria caché, incluyendo el primer componente una etiqueta de componente y una carga útil de componente, incluyendo la etiqueta del componente un identificador de componente para identificar el primer componente, incluyendo la carga útil del componente información de la imagen, y estando presente el primer componente ya sea en la memoria caché o en un sistema…

(09/04/2014) Método para seleccionar un subconjunto de dispositivos de una pluralidad de dispositivos conectados en serie a un controlador de memorias con el fin de ejecutar una orden, que comprende: codificar números de identificación (ID) de cada uno del subconjunto de dispositivos para proporcionar información de código llevando a cabo operaciones matemáticas con el fin de combinar lógicamente los números de ID del subconjunto de dispositivos para generar una máscara; proporcionar un paquete de orden que incluye un código de operación y la información de código a cada uno de la pluralidad de dispositivos; decodificar la información de código recibida por cada uno de la pluralidad de dispositivos ejecutando, en cada dispositivo, una operación matemática sobre la máscara y un número de ID almacenado en el dispositivo, para determinar si la máscara…

(03/10/2012) Un procedimiento de lectura de datos de un módulo SDRAM (RAM, Memoria de Acceso Dinámico Síncrona), no estando almacenados tales datos en una matriz DRAM (RAM de acceso dinámico) en el módulo , en el que cada uno de una pluralidad de comandos de SDRAM disponibles para el control de las operaciones de SDRAM está definido por el estado de las señales de control aplicadas al módulo SDRAM , comprendiendo el procedimiento: proporcionar un comando para una lectura síncrona de los datos que no están almacenados en la matriz DRAM , comprendiendo el comando una codificación única de las señales de control para la operación de lectura síncrona de los datos que no están almacenados en la matriz DRAM ; y leer síncronamente la lectura de los datos que no están almacenados en una matriz DRAM…

(24/04/2012) Un metodo para variar un nivel de potencia de una seral proporcionada a un amplificador de potencia de un transmisor de un dispositivo de comunicacion inalambrica, que comprende: determinar una frecuencia para transmitir dicha seral desde una antena; determinar una frecuencia minima ymaxima de una banda de frecuencia en la que el dispositivo de comunicacion inalambrica debe operar; determinar una mascara de emision que incluye un primer nivel de potencia maximo al que la antena transmite una seral a la frecuencia minima y un segundo nivel de potencia maximo al que la antenatransmite una seral a la maxima frecuencia; y reducir dicho nivel de potencia de dicha seral proporcionada a dicho amplificador de seral acoplado a la antena en funcion de la proximidad de la frecuencia de la seral a al menos…

(28/03/2012) Una memoria que comprende: - celdas de memoria , únicas o múltiples, de comportamiento disimétrico, - un comportamiento disimétrico resultante de la sensibilidad de una celda de memoria en un primer estadoeléctrico, al cambiar de estado a un segundo estado eléctrico cuando se produce una agresión por irradiación,de tal manera que esta sensibilidad es menos grande para pasar del primer estado al segundo estado quepara pasar del segundo estado al primer estado, - pares de celdas de memoria, formados por estas celdas de memoria de comportamiento disimétrico, - de tal manera que una primera celda de un par está cargada con una primera información binaria y unasegunda celda del par está cargada con una segunda información binaria, - un detector , destinado a detectar que las celdas de memoria de un par están cargadas…

(14/03/2012) Un chip de memoria que opera en una pluralidad de modos, que comprende: Una plaqueta de opción (OP) que tiene una pluralidad de estados; y una unidad de detección (50') acoplada a la plaqueta de opción en un primer nodo (N60) y controlada por una señal de control (CS) para generar una señal de detección (S60) de acuerdo con el estado en curso de la plaqueta de opción; En donde la unidad de detección comprende: Un elemento de alto nivel débil acoplado entre una fuente de voltaje de alto nivel (Vd.) y el primer nodo (N60); y Un elemento de conmutación acoplado entre el primer nodo (N60) y un voltaje de tierra (GND), y activado por la señal de control activada (CS); en donde el elemento de conmutación momentáneamente conduce con un potencial de la plaqueta de opción (OP)…

(16/08/2005) Dispositivo que constituye una memoria de matriz pasiva no volátil y comprende un material de memoria dieléctrico eléctricamente polarizable que presenta histéresis, y en particular un material ferroeléctrico, estando dicho material de memoria previsto de forma tal que está intercalado en una capa entre un primer conjunto y un segundo conjunto de respectivos electrodos de direccionamiento paralelos, constituyendo los electrodos del primer conjunto líneas de palabra (WL1, ...m) del dispositivo que constituye una memoria y estando dichos electrodos del primer conjunto previstos de forma tal que guardan una relación prácticamente de ortogonalidad con los electrodos del segundo conjunto , constituyendo éstos últimos las líneas de bit (BL1, ...n) del dispositivo que constituye una memoria, estando una celda de memoria con una estructura del…

(01/05/2003) SE DESCRIBE UN APARATO ELECTRONICO CON UN MICROPROCESADOR O MICROCONTROLADOR, UNA MEMORIA PERMANENTE Y UN LUGAR DE INTERFAZ. EL APARATO MUESTRA UN MICROPROCESADOR O UN MICROCONTROLADOR, UN COMPONENTE DE MEMORIA PERMANENTE Y OTROS MEDIOS, QUE PERMITEN QUE EL CONTENIDO DE DATOS DE UN COMPONENTE DE MEMORIA CORRESPONDIENTE PUEDA SER TRANSMITIDO EN UN OTRO APARATO CORRESPONDIENTE DE FORMA SENCILLA CON LA MEMORIA PERMANENTE. EL APARATO CONTIENE CON ELLO LA CAPACIDAD DE DUPLICIDAD DE LAS PROPIEDADES DE BASE DE DATOS PARA SU "MEJORA" O PARA SU AUTODUPLICACION. ADEMAS SE DESCRIBE UN PROCEDIMIENTO, QUE ES REALIZABLE SEGUN UNA APLICACION DE DUPLICACION DE ESTE TIPO. BAJO LA…

(16/04/1980) Una disposición para determinar la longitud Lx de registros de desplazamiento arbitrarios (objetos de prueba) que no excedan de una longitud máxima predeterminada Lmáx, caracterizada por las siguientes propiedades: una disposición conectada a la entrada del objeto de prueba para generar un patrón de desplazamiento de prueba de la longitud Lmáx+K, siendo K >= 2, la cual consiste en una configuración de bitios definida con una transición de datos definida en su extremo que mira hacia el objeto de prueba y que es desplazado a través del objeto de prueba; una memoria de la longitud Lmáx+K, la cual está conectada a la salida del objeto de prueba…