CIP-2021 : H03K 3/289 : del tipo maestro-repetidor.
CIP-2021 › H › H03 › H03K › H03K 3/00 › H03K 3/289[6] › del tipo maestro-repetidor.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M).
H03K 3/00 Circuitos para la generación de impulsos eléctricos; Circuitos monoestables, biestables o multiestables (H03K 4/00 tiene prioridad; para generadores de funciones digitales en ordenadores G06F 1/02).
H03K 3/289 · · · · · · del tipo maestro-repetidor.
CIP2021: Invenciones publicadas en esta sección.
BIESTABLE J-K MAESTRO-ESCLAVO CON BLOQUEO DE DATOS.
(01/08/2002). Ver ilustración. Solicitante/s: BARRIO AZNAR,JOSE. Inventor/es: BARRIO AZNAR,JOSE.
Biestable J-K Maestro-Esclavo con bloqueo de datos. El presente proyecto ofrece una nueva versión de biestable tipo J-K Maestro- Esclavo con bloqueo de datos. La captura de la información presente en la entrada y su cierre automático se realiza aquí por un F/F Maestro constituído como biestable tipo D activado por el flanco creciente de la señal de reloj. La parte del F/F Esclavo se basa en el clásico latch tipo S-R gobernado por el nivel C de reloj. La función lógica J-K propia de los dispositivos de esta índole es implementada mediante realimentación cruzada desde las salidas Q y Q del Esclavo hacia la red combinacional AND-OR de la entrada. El circuito diseñado permite realizar una serie de configuraciones esquemáticas de frecuente uso sin necesidad de elementos inversores adicionales.
CIRCUITO INVERSOR DEL TIPO PRINCIPAL-SUBORDINADO.
(01/01/1991). Solicitante/s: FUJITSU LIMITED. Inventor/es: KUBOTA, KATUHISA.
CIRCUITO INVERSOR DEL TIPO PRINCIPAL-SUBORDINADO FORMADO POR UN CIRCUITO DE MANDO PARA SALIDA DE UNA SEÑAL Y UN CIRCUITO SUBORDINADO PARA SALIDA DE UNA SEÑAL SUBORDINADA (S). SE FORMA UNA PUERTA DE INVERSION DEL CIRCUITO DE MANDO, COMUN CON UNA PUERTA DE DATOS DEL CIRCUITO SUBORDINADO. DE ESTA FORMA SE EVITAN FALLOS DE FUNCIONAMIENTO DEL CIRCUITO DEBIDO A "AGLOMERACION" Y EL NUMERO DE PUERTAS SE REDUCE, CON LA VENTAJA DEL AUMENTO DE LA DENSIDAD DEL CIRCUITO.
"PERFECCIONAMIENTOS INTRODUCIDOS EN UN CIRCUITO DE CONMUTACION".
(16/02/1983). Solicitante/s: RCA CORPORATION.
CIRCUITO DE CONMUTACION QUE EMPLEA BIESTABLES. EL BIESTABLE PRINCIPAL-SECUNDARIO CONTIENE DOS BIESTABLES DENOMINADOS LEA (LOGICA CON EMISOR ACOPLADO). CUANDO UN TERMINAL ESTA A UN POTENCIAL MAYOR QUE OTRO , EL TRANSISTOR CORRESPONDIENTE (Q10) CONDUCE PONIENDO AL PRIMER BIESTABLE EN MODO DE ALMACENAMIENTO DE DATOS. AL MISMO TIEMPO, EL OTRO TRANSISTOR (Q20) CONDUCE, PONIENDO AL SEGUNDO BIESTABLE EN SELECCION DE SEÑAL. CUANDO LA SEÑAL DE RELOJ CAMBIA SU PLARIDAD, EL PRIMER BIESTABLE ES PUESTO EN EL MODO DE PASO DISCRIMINADO Y EL SEGUNDO BIESTABLE ES PUESTO EN EL MODO DE ALMACENAMIENTO DE DATOS.
