CIP-2021 : H01L 29/788 : de puerta flotante.
CIP-2021 › H › H01 › H01L › H01L 29/00 › H01L 29/788[6] › de puerta flotante.
H ELECTRICIDAD.
H01 ELEMENTOS ELECTRICOS BASICOS.
H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).
H01L 29/00 Dispositivos semiconductores adaptados a la rectificación, amplificación, generación de oscilaciones o a la conmutación que tienen al menos una barrera de potencial o de superficie; Condensadores o resistencias, que tienen al menos una barrera de potencial o de superficie, p. ej. unión PN, región de empobrecimiento, o región de concentración de portadores de carga; Detalles de cuerpos semiconductores o de sus electrodos (H01L 31/00 - H01L 47/00, H01L 51/05 tienen prioridad; otros detalles de los cuerpos semiconductores o de sus electrodos H01L 23/00; consistentes en una pluralidad de componentes de estado sólido formados en o sobre un sustrato común H01L 27/00).
H01L 29/788 · · · · · · de puerta flotante.
CIP2021: Invenciones publicadas en esta sección.
Memoria dinámica basada en un almacenamiento de un solo electrón.
(03/12/2014) Celda de memoria, que comprende:~
una región de canal situada entre una región de fuente y una región de drenaje , estando formadas dicha región de fuente y dicha región de drenaje dentro de un sustrato de semiconductor dopado , y caracterizada por que comprende:
dos regiones de potencial mínimo en el sustrato de semiconductor ,
siendo cada una de dichas regiones de potencial mínimo una región del sustrato de semiconductor, en la cual el dopante está ausente, siendo cada una de las regiones de potencial mínimo capaz de almacenar por lo menos un portador de carga;
estando cada una de dichas regiones de potencial mínimo…
Método de fabricación de un dispositivo de memoria de un solo electrón utilizando una máscara submicrónica.
(12/11/2014) Método de fabricación de un dispositivo de memoria de almacenamiento de carga, que comprende:
formar una máscara submicrónica mediante las etapas siguientes:
formar un primer islote de nitruro de silicio sobre un sustrato ;
formar una capa de polisilicio sobre dicho primer islote de nitruro de silicio ;
atacar químicamente el material de polisilicio de dicha capa de polisilicio para formar cuatro estructuras de polisilicio en las paredes laterales de dicho primer islote de nitruro de silicio ;
eliminar dicho primer islote de nitruro de silicio ; y
atacar químicamente tres de dichas cuatro…
PROCEDIMIENTO PARA CODIFICAR POSICIONES DE ELEMENTOS DE DATOS EN UNA ESTRUCTURA DE DATOS.
(16/06/2007). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SKRDLANT, ROLF-PETER.
Procedimiento para codificar posiciones de elementos de datos en una estructura de datos, en el que a los elementos de datos se les asignan códigos de posición en una secuencia predeterminada, caracterizado porque - los códigos de posición se eligen tal que para posiciones de otros elementos de datos entre las posiciones de dos elementos de datos contiguos pueden otorgarse otros códigos de posición para la codificación de posición de otros elementos de datos, siendo la longitud de código al menos otro código de posición mayor que la longitud más larga de las longitudes de código de los códigos de posición de dos elementos de datos contiguos, - los códigos de posición representan números racionales.
METODO DE PROGRAMAR UN DISPOSITIVO SEMICONDUCTOR DE MEMORIA.
(16/11/2000). Solicitante/s: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW. Inventor/es: VAN HOUDT, JAN, GROESENEKEN, GUIDO, MAES, HERMAN.
SE PRESENTA UNA ESTRUCTURA DE CELDAS DE EEPROM PROGRAMABLE QUE CONSTA DE UNA ESTRUCTURA DE PUERTAS DIVIDIDAS EN SERIE CON UN CONDENSADOR DE ACOPLAMIENTO ENTRE LA PUERTA FLOTANTE Y UNA PUERTA DE PROGRAMA ADICIONAL PARA SUMINISTRAR UNA EFICIENCIA DE INYECCION MEJORADA. LA INYECCION DE ELECTRONES SE CONTROLA MEDIANTE UNA PUERTA DE CONTROL EN EL LADO DE LA FUENTE. EL AREA DEL CONDENSADOR DE ACOPLAMIENTO SE SELECCIONA CON UN FACTOR DE ACOPLAMIENTO SUBSTANCIAL PARA APLICAR UNA ALTA TENSION A LA PUERTA FLOTANTE DURANTE LA PROGRAMACION DE MANERA QUE SE PRODUZCA UNA INYECCION DE ELECTRONES CALIENTES EN EL PUNTO DE DIVISION EN LA REGION DEL CANAL ENTRE LA PUERTA DE CONTROL Y LA PUERTA FLOTANTE . DE ESTA FORMA PUEDE CONSEGUIRSE UNA PROGRAMACION EN SUBMICROSEGUNDOS A UNA TENSION DE DRENAJE NO MAYOR DE 5 V.
CELDA DE MEMORIA NO VOLATIL BORRABLE Y PROGRAMABLE ELECTRICAMENTE.
(16/09/1999). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: TEMPEL, GEORG, WINNERL, JOSEF.
CELDA DE MEMORIA NO VOLATIL QUE PUEDE BORRARSE Y PROGRAMARSE ELECTRICAMENTE, QUE ESTA FORMADA SOLO POR UN TRANSISTOR MOS FORMADO POR UN PASO FUENTE-CANAL-DRENAJE , EN LA QUE EN UN SUSTRATO SEMICONDUCTOR DE UN PRIMER TIPO DE CONDUCTIBILIDAD SE HAN CONFORMADO UNA ZONA DE DRENAJE Y UNA ZONA DE FUENTE DE UN SEGUNDO TIPO DE CONDUCTIBILIDAD CON POLARIDAD OPUESTA, CON UN ELECTRODO DE PUERTA QUE SE ENCUENTRA A UN POTENCIAL FLOTANTE Y QUE SE HA AISLADO ELECTRICAMENTE DE LA ZONA DE DRENAJE MEDIANTE UN OXIDO DE TUNEL Y DE UNA ZONA DE CANAL , QUE SE ENCUENTRA ENTRE LA ZONA DE DRENAJE Y LA DE FUENTE , MEDIANTE UN OXIDO DE PUERTA , EXTENDIENDOSE EN LA DIRECCION FUENTE-CANAL-DRENAJE AL MENOS POR UNA PARTE DE LA ZONA DE CANAL Y UNA PARTE DE LA ZONA DE DRENAJE Y ESTANDO AISLADO ELECTRICAMENTE DEL ELECTRODO DE PUERTA MEDIANTE UN OXIDO DE ACOPLAMIENTO.
ESTRUCTURA DE TRANSISTOR PARA UTILIZAR EN DISPOSITIVOS SEMICONDUCTORES DE MEMORIA BORRABLES Y PROGRAMABLES.
(16/02/1997). Solicitante/s: INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM VZW. Inventor/es: VAN HOUDT, JAN, GROESENEKEN, GUIDO, MAES, HERMAN.
UNA ESTRUCTURA DE TRANSISTOR INCLUYENDO UN SUSTRATO SEMICONDUCTOR INCLUYENDO UNA REGION FUENTE, UN CANAL Y UNA REGION DE DRENAJE. UNA PUERTA MOVIL DE POLISILICONA SE EXTIENDE SOBRE UNA PORCION DEL CANAL CON UNA FINA CAPA DE OXIDO ENTRE LO MISMO, DICHA ABERTURA TENIENDO UNA EXTENSION , LA CUAL ESTA AISLADA DEL SUSTRATO SEMICONDUCTOR . UNA PUERTA DE CONTROL SE EXTIENDE SOBRE UNA PORCION DE LA PUERTA MOVIL DESDE POR ENCIMA DE LA REGION FUENTE HASTA POR ENCIMA DE LA REGION DE DRENAJE A TRAVES DE UNA CAPA DIELECTRICA DE OXIDO. UNA PUERTA DE PROGRAMA SE EXTIENDE POR ENCIMA DE DICHA EXTENSION DE PUERTA MOVIL A TRAVES DE UNA CAPA DIELECTRICA DE OXIDO, COMO PARA FORMAR UN CAPACITADOR CON DICHA EXTENSION DE PUERTA MOVIL, DICHA PUERTA DE PROGRAMA Y LA PUERTA DE CONTROL TENIENDO BORDES LATERALES ENFRENTADOS UNOS A OTROS DE FORMA ESPACIADA.
