CIP-2021 : H04L 7/04 : Control de velocidad o de fase por medio de señales de sincronización.
CIP-2021 › H › H04 › H04L › H04L 7/00 › H04L 7/04[1] › Control de velocidad o de fase por medio de señales de sincronización.
H ELECTRICIDAD.
H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS.
H04L TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION TELEGRAFICA (disposiciones comunes a las comunicaciones telegráficas y telefónicas H04M).
H04L 7/00 Disposiciones para sincronizar el receptor con el emisor.
H04L 7/04 · Control de velocidad o de fase por medio de señales de sincronización.
CIP2021: Invenciones publicadas en esta sección.
EQUIPO DE DISTRIBUCION DE RELOJES DE SINCRONISMO.
(16/04/1991). Ver ilustración. Solicitante/s: TELETTRA ESPAÑA, S.A.. Inventor/es: GIL DELICADO, EMILIO, GARCIA PEREZ, JUAN ANTONIO, MEIRA ARMARIO, FRANCISCO.
EQUIPO DE DISTRIBUCION DE RELOJES DE SINCRONISMO. TIENE POR OBJETO POSIBILITAR LA SINCRONIZACION DE LA RED DIGITAL PARA LO QUE GENERA UNA PLURALIDAD DE RELOJES DE SINCRONISMO A PARTIR DE UN RELOJ PATRON. CUENTA CON UN DIVISOR DE POTENCIA QUE RECIBE LA SEÑAL DEL RELOJ PATRON Y QUE ESTA CONECTADO A UN EXTRACTOR DE RELOJ POR UN LADO, Y A UN DESFASADOR DE 90G POR OTRO QUE A SU VEZ ESTA CONECTADO A UN CIRCUITO EXTRACTOR DE RELOJ . AMBOS EXTRACTORES DE RELOJ (6 Y 7) ESTAN CONECTADOS A UNA PLURALIDAD DE SUMADORES QUE A SU VEZ ESTAN CONECTADOS A UN FILTRO PASO BAJO . DE ESTA MANERA, AUNQUE FALLE UNO DE LOS EXTRACTORES DE RELOJ (6 Y 7), SE POSIBILITA EL FUNCIONAMIENTO DEL EQUIPO.
SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS.
(16/07/1989). Ver ilustración. Solicitante/s: TELETRA - TELEFONIA ELECTTRONICA DE RADIO S.P.A. Inventor/es: CUCCHI, SILVIO, CORRADI, VITTORIO.
SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS, EL CUAL COMPRENDE ESENCIALMENTE UNA RAM (MEMORIA DE ACCESO DIRECTO) DE PUERTA UNICA SINCRONIZADA CON SOLO UNO DE LOS DOS RELOJES DE LOS EQUIPOS ANTES MENCIONADOS (EN PARTICULAR CON EL RELOJ MAESTRO) Y UNA MEMORIA FIFO (PRIMERO EN ENTRAR, PRIMERO EN SALIR). LA INVENCION COMPRENDE ASIMISMO UN DISPOSITIVO PARA EJECUTAR DICHO SISTEMA QUE CONSISTE EN UNA RAM DE PUERTA UNICA, UNA MEMORIA FIFO, DOS CONTADORES, UNO DE LOS CUALES ES UN CONTADOR DE ESCRITURA Y EL OTRO ES UN CONTADOR DE LECTURA, UN MULTIPLEXOR (MUX) QUE SELECCIONA UNO DE LOS DOS CONTADORES, UNA LOGICA DE CONTROL DE ACCESO RAM QUE GENERA LAS SEÑALES DE CONTROL RAM Y LAS SEÑALES DE ACTIVACION DE LOS CONTADORES Y LA SEÑAL DE SELECCION DEL MULTIPLEXOR ANTES MENCIONADO.
SISTEMA DE TRANSMISION DE DATOS.
(01/03/1989). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Inventor/es: DEPRYCKER, MARTIN LOUIS FL.
EL SISTEMA DE TRANSMISION DE DATOS INCLUYE UNA RED DE CONMUTACION DE PAQUETES (PSN), UNA PLURALIDAD DE CIRCUITOS DE USUARIO (UC) Y UNA PLURALIDAD DE CIRCUITOS EMISOR/RECEPTOR (SEND/REC) ACOPLADO CADA UNO DE ELLOS ENTRE DICHA RED (PSN) Y AL MENOS UNO DE DICHOS CIRCUITOS DE USUARIO (UC), SIENDO CAPAZ CADA CIRCUITO EMISOR (SEND) DE UN CIRCUITO EMISOR/RECEPTOR DE ORIGEN DE TRANSMITIR LOS PAQUETES RECIBIDOS DESDE UN CIRCUITO DE USUARIO DE ORIGEN A DICHA RED, Y CADA CIRCUITO RECEPTOR (REC) DE UN CIRCUITO EMISOR/RECEPTOR DE DESTINO ACOPLADO A UN CIRCUITO DE USUARIO DE DESTINO QUE INCLUYE UN CIRCUITO DE TEMPORIZACION (TC) DE SOMETER LOS PAQUETES RECIBIDOS A UN RETARDO (T). ESTE RETARDO (T) ES ELEGIDO DE TAL FORMA (TM) QUE CON UNA PROBABILIDAD PREDETERMINADA, EL ERROR EN UN PAQUETE RETARDADO ES SIEMPRE MENOR QUE UN VALOR PREDETERMINADO (A).
UN DISPOSITIVO PARA RECIBIR UNA SERIE DE GRUPOS DE CODIGO SUCESIVOS, EN PARTICULAR SEÑALES TELEGRAFICAS.
(01/02/1965). Ver ilustración. Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.
Resumen no disponible.
