(01/12/2003) Circuito integrado con al menos dos sistemas de pulsos de reloj, en los que el pulso de reloj correspondiente puede ser transmitido, a partir de una entrada de pulso de reloj (TE1, TE2), a través de árboles de pulsos de reloj (CT1, CT2, CT3), hacia elementos o bloques de conmutación (FFi) individuales, así como con al menos un conmutador (MU1, MU2, MU3) controlado, con cuya ayuda se puede aplicar, para estados de funcionamiento seleccionados, un único pulso de reloj común para todos los árboles de pulsos de reloj, estando conectada una unidad PLL (PL1) al menos aguas arriba de un primer árbol de pulsos de reloj (CT1, CT2) y estando conectada una salida de este árbol de pulsos de reloj con una entrada…