Dispositivo de pantalla orgánica emisora de luz que tiene una estructura de píxel de compensación.

Un dispositivo de pantalla orgánica emisora de luz (100) que comprende:

un panel de pantalla (110) en el que las líneas de datos (DL1 a DLm) y las líneas de puerta (GL1 a GLn) están dispuestas para definir un número de píxeles (P);

un controlador de datos (120) que controla las líneas de datos (DL1 a DLm);

un controlador de puerta (130) que controla las líneas de puerta (GL1 a GLn); y

un controlador de temporización (140) que controla el controlador de datos (120) y el controlador de puerta (130),

en que cada uno de los píxeles (P) comprende:

un diodo emisor de luz orgánica (OLED);

un transistor de accionamiento (DT) que controla el diodo emisor de luz orgánica (OLED), en que el transistor de accionamiento (DT) incluye un primer nodo (N1) que forma un nodo de puerta, un segundo nodo (N2) conectado al diodo emisor de luz orgánica (OLED) y un tercer nodo (N3) conectado a una línea de voltaje de accionamiento (DVL);

un primer transistor (T1) controlado por una primera señal de escaneado (SCAN1), en que el primer transistor (T1) está conectado entre una línea de voltaje de fuente (SVL) y el primer nodo (N1) del transistor de accionamiento (DT);

un primer condensador de almacenamiento (Cstg1) conectado entre el primer nodo (N1) y el segundo nodo (N2) del transistor de accionamiento (DT);

un segundo condensador de almacenamiento (Cstg2) y un condensador de refuerzo (Cboost) entre el primer nodo (N1) y el segundo nodo (N2) del transistor de accionamiento (DT);

un segundo transistor (T2) controlado por una segunda señal de escaneado (SCAN2), en que el segundo transistor (T2) está conectado entre un nodo de retención (Nh) al que están conectados el segundo condensador de almacenamiento (Cstg2) y el condensador de refuerzo (Cboost) y una línea de datos correspondiente DL de las líneas de datos (DL1 a DLm); y

un tercer transistor (T3) controlado por una tercera señal de escaneado (SCAN3), en que el tercer transistor (T3) está conectado entre el primer nodo (N1) del transistor de accionamiento (DT) y el modo de retención (Nh), en que un voltaje de accionamiento (VDD) suministrado a través de la línea de voltaje de accionamiento (DVL) es un voltaje de corriente alterna (AC), y cada uno del número de píxeles (P) realiza una operación de inicialización, una operación de detección de voltaje de umbral, una operación de escritura de datos y compensación de movilidad y una operación de emisión,

en que, en la operación de inicialización, se aplica un voltaje de accionamiento de nivel bajo (VDD(-)) al tercer nodo (N3) del transistor de accionamiento (DT), en que el primer (T1) y el tercer transistor (T3) están encendidos, y el segundo transistor (T2) está apagado, de manera que el nodo de retención (Nh) y el primer nodo (N1) del transistor de accionamiento (DT) son inicializados por un voltaje de fuente (Vss) y el segundo nodo (N2) del transistor de accionamiento (DT) es inicializado por el voltaje de accionamiento de nivel bajo (VDD(-)),

caracterizado porque,

en la operación de detección de voltaje de umbral, se aplica un voltaje de accionamiento de alto nivel (VDD(+)) al tercer nodo (N3) del transistor de accionamiento (DT), el primer transistor (T1) se mantiene en un estado encendido, el segundo transistor (T2) se mantiene en un estado apagado, y el tercer transistor (T3) se apaga, de manera que el primer nodo (N1) del transistor de accionamiento (DT) se mantiene en el voltaje de fuente (VSS) un voltaje en el segundo nodo (N2) del transistor de accionamiento (DT) se incrementa del voltaje de accionamiento de nivel bajo (VDD(-)) a un voltaje igual al voltaje de fuente (Vss) menos un voltaje de umbral (Vth) del transistor de accionamiento (DT) y un voltaje en el modo de retención (Nh) se incrementa de acuerdo con un cambio de voltaje en el segundo nodo (N2) del transistor de accionamiento (DT) y una primera relación de capacitación (A).