Un circuito que comprende al menos un primer grupo de transistores y un segundo grupo de transistores.

Un circuito que comprende una primera parte (1a) y una segunda parte (1b),

comprendiendo la primera parte (1a) un primer y un segundo par de transistores (2, 3) con emisores comunes, comprendiendo cada uno de los citados pares de transistores (2, 3) un primer transistor (2a, 3a) y un segundo transistor (2b, 3b), caracterizado porque la primera parte (1a) comprende además un primer transistor adicional (6a), y todos los emisores en la primera parte (1a) están conectados a una primera entrada (8), en la que los colectores de cada primer transistor (2a, 3a) y del primer transistor adicional (6a) en la primera parte (1a) están conectados a una primera salida (10), en el que la segunda parte (1b) comprende un tercer y un cuarto par de transistores (4, 5) con emisores comunes, comprendiendo cada uno de los citados tercer y cuarto pares de transistores (4, 5) un primer transistor (4a, 5a) y un segundo transistor (4b, 5b), comprendiendo además la segunda parte (1b) un segundo transistor adicional (6b), en el que todos los emisores en la segunda parte (1b) están conectados a una segunda entrada (9), en el que los colectores de cada segundo transistor (4b, 5b) y del segundo transistor adicional (6b) en la segunda parte (1b) están conectados a una segunda salida ( 11), en el que, además, para cada primer transistor (2a, 3a) en la primera parte (1a), la base está conectada a la base de un segundo transistor correspondiente (4b, 5b) en la segunda parte (1b), y para cada segundo transistor (2b, 3b) en la primera parte (1a), la base está conectada a la base de un primer transistor correspondiente (4a, 5a) en la segunda parte (1b), y en el que las bases de los transistores adicionales (6a, 6b) están conectados, en el que el circuito comprende una primera entrada (8) para una señal de RF de entrada (ientrada) y salidas (10, 11) para producir como salida las señales de RF (isalida1, isalida2), y en el que los colectores de cada segundo transistor (2b, 3b) en la primera parte (1a) y los primeros transistores (4a, 5a) en la segunda parte (1b) están conectados al menos a una de las salidas ( 10, 11), en el que los citados transistores (2a, 2b; 3a, 3b; 4a, 4b; 5a, 5b; 6a, 6b) están dispuestos para ser polarizados de tal manera que;

el circuito está dispuesto para ser posicionado en uno de un conjunto de modos discretos, en el que en un primer modo el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están activados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte ( 1 b) están desactivados, y

en un segundo modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están desactivados y el segundo transistor ( 2b) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1 b) están activados, y

en un tercer modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el segunda transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1b) están activados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1b) están desactivados, y

en un cuarto modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1b) están desactivados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el pri50 mer transistor (4a) del tercer par de transistores (4) de la segunda parte (1b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están activados.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/SE2008/051207.

Solicitante: SAAB AB.

Nacionalidad solicitante: Suecia.

Dirección: 581 88 LINKÖPING SUECIA.

Inventor/es: BERG,HÅKAN, THIESIES,HEIKO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H03F3/45 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03F AMPLIFICADORES (medidas, ensayos G01R; amplificadores ópticos paramétricos G02F; circuitos con tubos de emisión secundaria H01J 43/30; másers, lásers H01S; amplificadores dinamoeléctricos H02K; control de la amplificación H03G; dispositivos para el acoplamiento independientes de la naturaleza del amplificador, divisores de tensión H03H; amplificadores destinados únicamente al tratamiento de impulsos H03K; circuitos repetidores en las líneas de transmisión H04B 3/36, H04B 3/58; aplicaciones de amplificadores de voz a las comunicaciones telefónicas H04M 1/60, H04M 3/40). › H03F 3/00 Amplificadores que tienen como elementos de amplificación solamente tubos de descarga o solamente dispositivos de semiconductores. › Amplificadores diferenciales.
  • H03F3/72 H03F 3/00 […] › Amplificadores controlados, es decir, amplificadores puestos en servicio o fuera de servicio por medio de una señal de control.
  • H03G1/00 H03 […] › H03G CONTROL DE LA AMPLIFICACION (redes de impedancia, p. ej. atenuadores H03H; control de la transmisión en líneas H04B 3/04). › Detalles de disposiciones para el control de la amplificación.
  • H03G3/30 H03G […] › H03G 3/00 Control de la ganancia en los amplificadores o cambiadores de frecuencia (amplificadores controlados H03F 3/72; específicamente para los receptores de televisión H04N). › en los amplificadores que tienen dispositivos semiconductores.
  • H03H11/24 H03 […] › H03H REDES DE IMPEDANCIA, p. ej. CIRCUITOS RESONANTES; RESONADORES (medidas, ensayos G01R; disposiciones para producir una reverberación sonora o un eco G10K 15/08; redes de impedancia o resonadores que se componen de impedancias distribuidas, p. ej. del tipo guía de ondas, H01P; control de la amplificación, p. ej. control del ancho de banda de los amplificadores, H03G; sintonización de circuitos resonantes, p. ej. sintonización de circuitos resonantes acoplados, H03J; redes para modificar las características de frecuencia de sistemas de comunicación H04B). › H03H 11/00 Redes que utilizan elementos activos. › Atenuadores independientes de la frecuencia.

PDF original: ES-2544821_T3.pdf

 


Fragmento de la descripción:

Un circuito que comprende al menos un primer grupo de transistores y un segundo grupo de transistores Campo técnico

La presente invención se refiere a un circuito que comprende al menos un primer grupo de transistores y un segundo grupo de transistores, en el que los grupos de transistores están conectados de tal manera que están dispuestos para ser alimentados con al menos una señal de entrada, y de tal manera que están dispuestos para producir de salida al menos dos corrientes.

Antecedentes

En el campo de la electrónica de microondas, una denominada célula de Gilbert se utiliza a menudo como un mezclador. La célula de Gilbert fue inventada por Barrle Gilbert, y sus fundamentos se describen, por ejemplo, en el documento US 4156283. También es posible utilizar una célula de Gilbert como un atenuador con una posibilidad de atenuar una señal de RF hasta el final a cero, por medio de la aplicación de un voltaje de CC en la entrada LO del mezclador.

El documento US 26/97787 A1 describe un ajuste de ganancia y una disposición de circuito.

Una célula de Gilbert P1 de acuerdo con la técnica anterior se describirá a continuación con referencia a la figura 1. Hay un primer transistor Q1, un segundo transistor Q2, un tercer transistor Q3 y un cuarto transistor Q4. Hay una primera entrada P2 de una corriente de RF de entrada ¡entrada, y una segunda entrada P3 para una corriente de RF de entrada - ¡entrada- También hay una primera salida P4 para una corriente de RF de salida isai¡da, y una segunda salida P5 para una corriente de RF ¡salida-

Una fuente de voltaje de polarización Vctri proporciona un voltaje de polarización positivo que se aplica a las bases del primer transistor Q1 y del cuarto transistor Q4, y un voltaje de polarización negativo que se aplica a las bases del segundo transistor Q2 y del tercer transistor Q3, dando lugar los voltajes de polarización a corrientes de polarización. Hay una corriente de polarización de CC ¡Qi, ¡ce, ¡c», ¡cm, correspondiente para cada uno de los transistores Q1, Q2, Q3, Q4, en el que cada corriente de polarización de CC ¡qi, ¡q2, ¡q3, ¡q4, afecta a la corriente de RF a través de su transistor Q1, Q2, Q3, Q4 correspondiente. La resistencia en el emisor de un transistor es inversamente proporcional a la magnitud de la corriente de polarización, y usando las leyes de corriente fundamentales, la corriente de RF Irfqi que pasa a través de Q1 se puede escribir como:

i ¡

'RfCH " entrada ; « *

Q1 + >Q3

(D

Hay una primera rama de la primer salida P4 al tercer transistor Q3 y una segunda rama de la segunda salida P5 al segundo transistor Q2. La corriente de RF en la primera rama, es decir, la corriente ¡rfrfq3 que pasa a través del tercer transistor Q3 se puede escribir como

'RFQ3

*Q3

(Q1 + *Q3

(2)

Una célula de Gilbert funciona controlando el trayecto de la corriente de RF de entrada a través de los transistores. La primera corriente de RF de salida isai¡da a la primera salida P4 puede escribirse como ¡salida =¡rfqi- ¡rfq3, que se resume en la siguiente ecuación:

salida

entrada

M _¡

*Q3 _ ¡

lQ1 + *3

(Q1 + !Q3

*Q1 *3

*Q1 + !Q3

(3)

De la misma manera, una expresión correspondiente se puede obtener para la segunda corriente de RF de salida -

¡sai¡da en la segunda salida P5.

Como es evidente de la expresión (3), hay un problema con este tipo de atenuador; cuanto mayor sea la atenuación que se desea, menor tiene que ser la diferencia entre las corrientes de polarización. Por ejemplo, 2 dB de atenua

ción significa que el 45% de la corriente de polarización pasará porQ3 y el 55% de la corriente de polarización pasará por Q1. Además, 4 dB de atenuación significa que el 49,5% de la corriente de polarización pasará por Q3 y el 5,5% de la corriente de polarización pasará por Q1. Con el fin de obtener estas diferencias de corriente muy pequeñas, se requiere un control muy preciso del voltaje de polarización debido a la alta transconductancia de los transistores cuando se polarizan, es decir, una pequeña variación del voltaje de emisor de base, de menos de un milivoltio, hace que la diferencia en las corrientes de polarización sea grande. Al mismo tiempo, el circuito es extremadamente sensible a la retroalimentación resistiva en los emisores, puesto que esto afecta a la diferencia de polarización entre los dos transistores implicados.

Por lo tanto hay una necesidad de un diseño de un atenuador similar que no requiera un control preciso de este tipo para las corrientes de polarización.

Sumario

El objeto de la presente invención es describir un atenuador de tipo de célula de Gilbert que no requiera un control preciso de las corrientes de polarización para grandes atenuaciones. Además, los transistores están dispuestos para ser polarizados de tal manera que los trayectos de señal deseados son obtenidos en el circuito, de tal manera que se obtiene una relación de corriente de salida deseada.

Otras realizaciones preferidas son evidentes de las reivindicaciones dependientes.

Un número de ventajas son obtenidas por medio de la presente invención, por ejemplo el control de voltaje muy preciso que se necesitaba previamente ya no es necesario para obtener un efecto correspondiente.

Breve descripción de los dibujos

La invención se describirá a continuación más en detalle, con referencia a los dibujos adjuntos, en los que:

la figura 1 muestra el diagrama esquemático de una célula de Gilbert de la técnica anterior;

la figura 2 muestra el diagrama esquemático de la presente invención en un primer modo;

la figura 3 muestra el diagrama esquemático de la presente invención en un segundo modo;

la figura 4 muestra el diagrama esquemático de la presente invención en un tercer modo;

la figura 5 muestra el diagrama esquemático de la presente invención en un cuarto modo;

la figura 6 muestra el diagrama esquemático de la presente invención en una forma alternativa, que tiene una línea de salida común

la figura 7 muestra el diagrama esquemático de una parte de un circuito de acuerdo con la realización de la invención que se muestra en la figura 6;

la figura 8 muestra el diagrama esquemático de un circuito de la técnica anterior que se usa para explicar la presente invención en términos generales;

la figura 9 muestra el diagrama esquemático para un circuito no reivindicado, y

la figura 1 muestra el diagrama esquemático de una realización alternativa de la presente invención en el que las corrientes de salida son controladas semi- digitalmente.

Descripción detallada

En la figura 2, que muestra un circuito amplificador 1, hay un primer par de transistores 2, un segundo par de transistores 3, un tercer par de transistores 4 y un cuarto par de transistores 5, comprendiendo cada par de transistores 2, 3, 4, 5 un primer transistor 2a, 3a, 4a, 5a y un segundo transistor 2b, 3b, 4b, 5b. La amplificación puede ser negativo, de tal manera que el circuito amplificador 1 funciona como un circuito atenuador. El primer par de transistores 2 y el tercer par de transistores 4 se reflejan en espejo de tal manera que las bases del segundo transistor 2b del primer par de transistores y del primer transistor 4a del tercer par de transistores están conectadas. Las bases del primer transistor 2a del primer par de transistores y del segundo transistor 4b del tercer par de transistores están conectadas también. Por razones de claridad, en la figura 2 y también en las figuras 3 y 4, no se muestra esta conexión, los cables desde las bases están indicados con líneas de puntos. De la misma manera, las bases correspondientes del segundo transistor 3b del segundo par de transistores y del primer transistor 5a del cuarto par de transistores están conectadas. Además, las bases del primer transistor 3a del segundo par de transistores y del segundo transistor 5b del cuarto par de transistores están conectadas. Por razones de claridad, en la figura 2 y también en las figura 3 y 4, no se muestra esta conexión, los cables desde las bases están indicados con líneas de puntos.

También hay un quinto par de transistores 6, que comprende un primer transistor 6a y un segundo transistor 6b, en el que los citados primer transistor 6a y segundo transistor 6b se reflejan en espejo de tal manera que las bases del primer transistor 6a y del segundo transistor 6b están conectadas. Toda la réplica en espejo se hace en una linea de simetría 7 que divide el circuito 1 en dos mitades iguales 1a, 1b.

Hay una primera entrada 8 para una corriente de RF de entrada... [Seguir leyendo]

 


Reivindicaciones:

1. Un circuito que comprende una primera parte (1a) y una segunda parte (1b), comprendiendo la primera parte (1a) un primer y un segundo par de transistores (2, 3) con emisores comunes, comprendiendo cada uno de los citados pares de transistores (2, 3) un primer transistor (2a, 3a) y un segundo transistor (2b, 3b), caracterizado porque la primera parte (1a) comprende además un primer transistor adicional (6a), y todos los emisores en la primera parte (1a) están conectados a una primera entrada (8), en la que los colectores de cada primer transistor (2a, 3a) y del primer transistor adicional (6a) en la primera parte (1a) están conectados a una primera salida (1), en el que la segunda parte (1b) comprende un tercer y un cuarto par de transistores (4, 5) con emisores comunes, comprendiendo cada uno de los citados tercer y cuarto pares de transistores (4, 5) un primer transistor (4a, 5a) y un segundo transistor (4b, 5b), comprendiendo además la segunda parte (1 b) un segundo transistor adicional (6b), en el que todos los emisores en la segunda parte (1b) están conectados a una segunda entrada (9), en el que los colectores de cada segundo transistor (4b, 5b) y del segundo transistor adicional (6b) en la segunda parte (1b) están conectados a una segunda salida ( 11), en el que, además, para cada primer transistor (2a, 3a) en la primera parte (1a), la base está conectada a la base de un segundo transistor correspondiente (4b, 5b) en la segunda parte (1b), y para cada segundo transistor (2b, 3b) en la primera parte (1a), la base está conectada a la base de un primer transistor correspondiente (4a, 5a) en la segunda parte (1b), y en el que las bases de los transistores adicionales (6a, 6b) están conectados, en el que el circuito comprende una primera entrada (8) para una señal de RF de entrada (¡entrada) y salidas (1, 11) para producir como salida las señales de RF (iSai¡dai, ¡sai¡da2), y en el que los colectores de cada segundo transistor (2b, 3b) en la primera parte

(la) y los primeros transistores (4a, 5a) en la segunda parte (1b) están conectados al menos a una de las salidas ( 1, 11), en el que los citados transistores (2a, 2b; 3a, 3b; 4a, 4b; 5a, 5b; 6a, 6b) están dispuestos para ser polarizados de tal manera que;

el circuito está dispuesto para ser posicionado en uno de un conjunto de modos discretos, en el que en un primer modo el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están activados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1 b) están desactivados, y

en un segundo modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están desactivados y el segundo transistor ( 2b) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1 b) están activados, y

en un tercer modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el segunda transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1b) están activados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1b) están desactivados, y

en un cuarto modo, el primer transistor (2a) del primer par de transistores (2) de la primera parte (1a) y el segundo transistor (3b) del segundo par de transistores (3) de la primera parte (1a) y el segundo transistor (4b) del tercer par de transistores (4) de la segunda parte (1 b) y el primer transistor (5a) del cuarto par de transistores (5) de la segunda parte (1b) están desactivados y el segundo transistor (2b) del primer par de transistores (2) de la primera parte (1a) y el primer transistor (3a) del segundo par de transistores (3) de la primera parte (1a) y el primer transistor (4a) del tercer par de transistores (4) de la segunda parte (1b) y el segundo transistor (5b) del cuarto par de transistores (5) de la segunda parte (1 b) están activados.

2. Un circuito de acuerdo con la reivindicación 1, caracterizado porque los colectores de cada segundo transistor (3b, 2b) en la primera parte (1a) están conectados a la segunda salida (11) y los colectores de cada primer transistor (4a, 5a) en la segunda parte (1b) están conectados a la primer salida (1).

3. Un circuito de acuerdo con las reivindicaciones 1, caracterizado porque los colectores de cada segundo transistor (3b, 2b) en la primera parte (1a) y los colectores de cada primer transistor (4a, 5a) en la segunda parte

(lb) están conectados a una línea de salida común (C).

4. Un circuito de acuerdo con la reivindicación 3, caracterizado porque la línea de salida común (C) está conectada a un potencial de voltaje (E).

5. Un circuito de acuerdo con una cualquiera de las reivindicaciones 1 a 4, caracterizado porque para al menos un par de transistores (2, 3) en la primera parte (1a) y un par de transistores (4, 5) en la segunda parte (1b), en

el que la base del primer transistor (2a, 3a) en el citado par de transistores (2, 3) en la primera parte (1a) está

conectada a la base del segundo transistor (4b, 5b) en el citado par de transistores (4, 5) en la segunda parte (1b), un voltaje de control ( V^ri) tiene una polaridad conectada a la base del primer transistor (2a, 3a) en el citado par de transistores (2, 3) en la primera parte (1a) y a la base del segundo transistor (4b, 5b) en el citado par de transistores ( 4, 5) en la segunda parte (1b), y la otra polaridad está conectada a la base del segundo transis- 1 tor (2b, 3b) en el citado par de transistores (2, 3) en la primera parte (1a) y a la base del primer transistor (4a,

5a) en el citado par de transistores (4, 5) en la segunda parte (1b).


 

Patentes similares o relacionadas:

Usos de sensores de movimiento en sistemas de comunicación, del 21 de Marzo de 2019, de QUALCOMM INCORPORATED: Un procedimiento para reducir el consumo de energía en un dispositivo móvil , que comprende: recibir información de movimiento; establecer datos […]

Dispositivo de ajuste de amplificador, sistema que comprende un dispositivo de ajuste de amplificador y procedimiento para el funcionamiento de un dispositivo de ajuste de amplificador, del 30 de Enero de 2019, de Innovationszentrum für Telekommunikationstechnik GmbH IZT: Receptor de altas frecuencias para la exploración de una banda de frecuencias con al menos dos rangos de frecuencias (20a, 20b), en el que para la exploración de la banda de […]

Procedimiento de compensación digital de las variaciones, en función de la temperatura, de una magnitud eléctrica de un equipo de telecomunicaciones de radiofrecuencia espacial, integrado, del 16 de Enero de 2019, de THALES: Procedimiento de compensación digital de las variaciones, en función de la temperatura, de una magnitud eléctrica de un equipo de telecomunicaciones de […]

Sistema y procedimiento de amplificación de una señal, del 26 de Septiembre de 2018, de THALES: Sistema de amplificación, conectado a un módem que suministra una señal a amplificar, constando dicho sistema de: * al menos un dispositivo de amplificación […]

Procedimiento de normalización de la potencia de una señal sonora y dispositivo de tratamiento asociado, del 21 de Marzo de 2018, de Arkamys: Procedimiento de normalización de la potencia de una señal eléctrica, llamada señal (S1) sonora original, estando asociados una pluralidad de canales cada […]

Dispositivos para el ajuste automático de un factor de ganancia o de atenuación, del 10 de Mayo de 2017, de ROHDE & SCHWARZ GMBH & CO. KG: Dispositivo para el ajuste automático de un factor de ganancia o de atenuación (G;ATT) de varios elementos de ganancia interconectados en cascada o de varios elementos […]

Método y disposición en un sistema de comunicaciones celulares, del 8 de Junio de 2016, de OPTIS WIRELESS TECHNOLOGY, LLC: Un método implementado en un equipo de usuario para control de potencia de salida de transmisión en una red de telecomunicaciones celulares, que […]

Imagen de 'Dispositivo y procedimiento para fijar un factor de ganancia…'Dispositivo y procedimiento para fijar un factor de ganancia o de atenuación, del 10 de Febrero de 2016, de ROHDE & SCHWARZ GMBH & CO. KG: Procedimiento para la fijación de un factor de ganancia o de atenuación (G; ATT) para un miembro de ganancia o de atenuación durante una transmisión de […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .