Un método para añadir una capa adicional a un circuito integrado (100),

el método comprende:

proporcionar un circuito integrado (100) que tenga una capa de interconexión (110):

depositar, sustancialmente sobre toda una superficie expuesta del circuito integrado (100), una capa adicional (120) de material cuya conductividad puede ser alterada; y

producir un subcircuito (130) en la capa adicional (120), estando el subcircuito (130) en comunicación eléctrica operativa con el circuito integrado (100), en el que el paso de producción comprende una de las acciones siguientes:

(a) Dopar en alfombra la capa adicional (120) y alterar selectivamente la conductividad de una primera porción (125; 130) de la capa adicional (120) mediante recocido selectivo; y

(b) dopar selectivamente sólo la primera porción (125; 130) de la capa adicional (120) de material, y alterar selectivamente la conductividad de la primera porción (125; 130) de la capa adicional (120) mediante un recocido en alfombra de la capa adicional (120).

Sistema para proteger circuitos integrados Campo del invento El invento presente se refiere a circuitos integrados de protección contra ataques invasivos mediante el uso de una protección

Antecedentes del invento

Los circuitos integrados de seguridad, conocidos corrientemente como “chips de seguridad”, son útiles para aquellos que quieren proteger información, transmisiones de datos o de valores (típicamente monetarios) . Estos chips de seguridad protegen datos almacenándolos en memoria segura o transmiten datos con seguridad por medio del uso de criptografía incorporada en el chip. Hay muchas razones para usar estos productos que incluyen tarjetas bancarias seguras, sistemas de acceso seguro y sistemas de identidad personal seguros. En la técnica se conoce proteger estos chips contra los ataques invasivos con los que delincuentes y otros agentes atacan la tarjeta para tratar de conseguir, cambiar o usar información secreta de la tarjeta.

Un tipo de ataque incluye tratar de situar contactos en nodos de chip internos para leer el tráfico de datos internos. Esto puede conseguirse investigando, usando agujas finas para penetrar a través de la pasivación superficial para llegar hasta las finas pistas metálicas. Alternativamente, puede utilizarse un haz iónico focalizado (FIB) para depositar almohadillas metálicas sobre las pistas para investigar o hacer a continuación conexiones mediante cables. Independientemente de cómo se haga, medir las señales en nodos de chip internos representa un ataque, y si este ataque tiene éxito puede hacer que el chip y todo el sistema en el que está basado, sean inseguros.

Actualmente existen protecciones para proteger un chip de los ataques anteriores; se dividen típicamente en dos categorías, activas y pasivas. Las protecciones pasivas son simples capas metálicas sobre todo o parte del circuito y han sido diseñadas para impedir la visión y la investigación. Las protecciones pasivas pueden ser retiradas mediante técnicas químicas, de plasma u otras sin cambiar la operación del circuito. En otras palabras, una protección pasiva trabaja para disuadir a los atacantes haciendo que la visión sea más difícil inicialmente, pero no se defiende activamente contra su retirada.

Las protecciones activas pueden parecer similares a o pueden parecerse más a una red de líneas que cubran todo o parte de un circuito. Si una línea o parte de la protección es retirada, cortada o cortocircuitada con otra línea, la brecha es detectada y el chip detiene algunas o todas las funciones.

Las protecciones activas pueden ser penetradas todavía usando, por ejemplo, la técnica siguiente. Una línea de protección activa es identificada por encima del elemento del circuito a ser atacado. La línea de protección es bifurcada usando la capacidad del sistema FIB mencionado anteriormente. La bifurcación tiene la forma de una pista de diversión añadida paralela a la pista de la protección original. La pista de la protección original puede a continuación ser retirada dejando que la nueva bifurcación engañe al circuito de detección. No se detecta que se haya roto el circuito.

Se cree que las siguientes referencias representan la técnica más avanzada:

Patente americana 4.214.918 concedida a Gat y otros;

Patente americana 4.583.011 concedida a Pechar;

Patente americana 4.766.516 concedida a Ozdemir y otros;

Patente americana 4.920.402 concedida a Nakaya y otros;

Patente americana 5.336.624 concedida a Walden;

Patente americana 5.468.990 concedida a Daum;

Patente americana 5.783.846 concedida a Baukus y otros;

Patente americana 5.821.582 concedida a Daum;

Patente americana 5.824.571 concedida a Rollender y otros;

Patente americana 5.866.933 concedida a Baukus y otros;

Patente americana 5.930.663 concedida a Baukus y otros;

Patente americana 5.973.375 concedida a Baukus y otros; Patente americana 6.064.110 concedida a Baukus y otros;

Patente americana 6.117.762 concedida a Baukus y otros;

Patente americana 6.294.816 concedida a Baukus y otros;

Patente americana 6.360.321 concedida a Gressel y otros;

Patente americana 6.613.661 concedida a Baukus y otros;

Patente americana 6.720.656 concedida a Matsumoto;

Solicitud de patente americana publicada 2001/0033012 de Koemmerling y otros;

Solicitud de patente americana publicada 2002/0173131 de Clark JR y otros;

Solicitud de patente publicada PCT WO 97/29567 de Fortress U & T Ltd;

Solicitud de patente publicada PCT WO 01/50530 de Koemmerling y otros;

Solicitud de patente publicada PCT WO 01/54194 de NDS Limited;

Solicitud de patente publicada EP Nº EP 0 585 601 de Hughes Electronics Corporation;

Solicitud de patente publicada EP Nº EP 0 940 851 de Hughes Electronics Corporation; y Un artículo titulado “Infineon Introduces Chip Card Controllers for Improved Security of Electronic Identity Cards and Passports”, disponible en la World Wide Web, o Red Global Mundial, en www.physorg.com/pdf.334.pdf.

El documento US-A-5883000 describe depositar un amorfo o polisilicio sobre un circuito integrado. Un sistema de deposición de haz de iones enfocado deposita átomos dopantes dentro de la capa de silicio depositada siguiendo una pauta deseada. Los átomos dopantes son activados a continuación por el calor proveniente de un rayo de láser enfocado para templar las zonas específicamente dopadas.

El invento presente, en realizaciones preferidas del mismo, comprende una protección activa producida de tal manera que las pistas individuales no son visibles mediante ninguna técnica microscópica normal. Las pistas están presentes preferentemente en una capa de material semiconductor. De preferencia, las pistas comprenden regiones dopadas separadas por regiones semiaislantes ya sean de material sin dopar, o de material diferentemente dopado. Las pistas están suficientemente dopadas para permitir la conducción de portadores electrónicos. Entre las pistas, el material, dopado o sin dopar, está vacío de portadores. Esta región es hecha semiaislante por medio de la falta de portadores intrínsecos o extrínsecos, o por medio de capturar dichos portadores.

La región conductora está de preferencia formada en pistas que forman parte de una protección activa como se ha descrito anteriormente. Más preferentemente, las líneas conductoras y las regiones aislantes entre ellas son producidas usando técnicas similares de tal manera que hacen que las líneas conductoras y las regiones aislantes parezcan idénticas a la mayoría o a todas las técnicas analíticas de fácil disposición. Un atacante, por tanto, no sabe por dónde bifurcar las líneas de protección activas.

De preferencia, se hace que el camino de las pistas conductoras sea aleatorio en cada chip protegido producido. El carácter aleatorio ayuda a impedir que los atacantes caractericen un dispositivo de manera destructora para encontrar el camino de protección, y apliquen después la información conseguida a un dispositivo virgen. De preferencia, se añaden circuitos de detección de brechas a los circuitos del chip, para que cuando se detecte una brecha en la protección activa, la detección inicie un modo de “brecha detectada” diseñado para proteger el chip contra una operación insegura, como es bien conocido en la técnica.

El invento proporciona un método de acuerdo con la reivindicación 1.

De acuerdo adicionalmente con una realización preferida del invento presente, el recocido selectivo incluye un recocido con láser selectivo.

De acuerdo adicionalmente todavía con una realización preferida del invento presente, el subcircuito no es distinguible visualmente de una segunda porción de la capa adicional, al ser disjunta la segunda porción de la primera porción.

De acuerdo adicionalmente con una realización preferida del invento presente, la segunda porción incluye sustancialmente todas las partes de la capa adicional no incluidas en la primera porción.

Además, de acuerdo con una realización preferida del invento presente, la alteración selectiva incluye alterar sustancialmente sin retirar parte alguna de la capa adicional.

Se... [Seguir leyendo]

1. Un método para añadir una capa adicional a un circuito integrado (100) , el método comprende:

proporcionar un circuito integrado (100) que tenga una capa de interconexión (110) :

depositar, sustancialmente sobre toda una superficie expuesta del circuito integrado (100) , una capa adicional (120) de material cuya conductividad puede ser alterada; y producir un subcircuito (130) en la capa adicional (120) , estando el subcircuito (130) en comunicación eléctrica operativa con el circuito integrado (100) , en el que el paso de producción comprende una de las acciones siguientes:

(a) Dopar en alfombra la capa adicional (120) y alterar selectivamente la conductividad de una primera porción (125; 130) de la capa adicional (120) mediante recocido selectivo; y

(b) dopar selectivamente sólo la primera porción (125; 130) de la capa adicional (120) de material, y alterar selectivamente la conductividad de la primera porción (125; 130) de la capa adicional (120) mediante un recocido en alfombra de la capa adicional (120) .

2. El método de acuerdo con la reivindicación 1, y en el que el paso de recocido selectivo comprende un recocido por láser selectivo.

3. El método de acuerdo con la reivindicación 1 ó la reivindicación 2, y en el que el subcircuito (130) no es distinguible visualmente de una segunda porción (130; 125) de la capa adicional (120) , no teniendo la segunda porción (130; 125) ninguna conexión con la primera porción (125; 130) .

4. El método de acuerdo con la reivindicación 3, y en el que la segunda porción (130; 125) comprende sustancialmente todas las partes de la capa adicional (120) no comprendidas en la primera porción (125; 130) .

5. El método de acuerdo con cualquiera de las reivindicaciones 1 – 4, y en el que el paso de alterar selectivamente comprende alterar sustancialmente sin retirar parte alguna de la capa adicional (120) .

6. El método de acuerdo con cualquiera de las reivindicaciones 1 – 5, y en el que el paso de proporcionar comprende también proporcionar uno o más circuitos integrados adicionales (100) teniendo cada uno una capa de interconexión (110) , proporcionando de esta manera una pluralidad de circuitos integrados (100) que comprende el circuito integrado (100) y uno o más circuitos integrados (100) adicionales; y

el paso de depositar y el paso de producir son realizados en cada uno de la pluralidad de circuitos integrados (100) , y la primera porción (125; 130) de cada circuito integrado (100) tiene una forma, y, en al menos un primer circuito integrado (100) y un segundo circuito integrado (100) de la pluralidad de circuitos integrados (100) , la forma de la primera porción (125; 130) del primer circuito integrado (100) es diferente de la forma de la primera porción (125; 130) del segundo circuito integrado (100) .

7. El método de acuerdo con la reivindicación 6, y en el que la forma de la primera porción (125; 130) de cada uno de la pluralidad de circuitos integrados (100) es diferente de la forma de la primera porción (125; 130) de cualquier otro de la pluralidad de circuitos integrados (100) .