BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMÁTICAMENTE.

Un procedimiento para regular automáticamente la ganancia en un bucle de enganche en fase,

PLL (99), en el cual el PLL (99) comprende un detector (100) de fase, comprendiendo el procedimiento: iniciar un cambio de frecuencia en el funcionamiento del PLL (99) desde una primera frecuencia a una segunda frecuencia; aumentar la ganancia del detector (100) de fase al comienzo del cambio de frecuencia; y reducir la ganancia del detector (100) de fase; determinar una diferencia entre la primera frecuencia y la segunda frecuencia, caracterizado porque el procedimiento comprende adicionalmente: en el cual la determinación de una diferencia entre la primera frecuencia y la segunda frecuencia comprende: recibir en un circuito aditivo-sustractor (430) la señal de la primera frecuencia y la señal de la segunda frecuencia, y proporcionar una señal digital; convertir, en un convertidor (420) de digital a analógico, la señal digital en una señal analógica; y recibir en un diferenciador (410) la señal analógica y generar una primera señal (A), en el cual la primera señal (A) es representativa de la diferencia entre la señal de la primera frecuencia y la señal de la segunda frecuencia recibir, en un comparador (135) de ventana, desde el diferenciador (410), la primera señal (A); comparar la primera señal (A) con umbrales relacionados con la diferencia de frecuencia, en donde los umbrales definen una ventana de comparación predeterminada; generar una segunda señal (B) en base a la comparación y proporcionar la segunda señal (B) a un detector (100) de fase; recibir en el detector (100) de fase la segunda señal (B), siendo el detector (100) de fase operable en múltiples ganancias, como función de la segunda señal (B); y en el cual la reducción de la ganancia del detector (100) de fase se basa en dicha segunda señal (B)

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2004/042040.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SMITH,ALAN ANDREW, HARRIS,Mark V.

Fecha de Publicación: .

Fecha Solicitud PCT: 13 de Diciembre de 2004.

Clasificación Internacional de Patentes:

  • H03L7/107 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P). › H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04). › utilizando una función de transferencia variable para el bucle, p. ej. un filtro pasabajos de anchura de banda variable.
  • H03L7/113 H03L 7/00 […] › utilizando un discriminador de frecuencia.
  • H03L7/18 H03L 7/00 […] › utilizando un divisor de frecuencia o un contador en el bucle (H03L 7/20, H03L 7/22 tienen prioridad).

Clasificación PCT:

  • H03L7/00 H03L […] › Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).

Clasificación antigua:

  • H03L7/00 H03L […] › Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Lituania.

PDF original: ES-2357436_T3.pdf

 

BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMÁTICAMENTE.
BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMÁTICAMENTE.
BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMÁTICAMENTE.

Fragmento de la descripción:

ANTECEDENTES

La invención se refiere a un bucle de enganche de fase. Más específicamente, la invención se refiere a un bucle de enganche de fase que regula la ganancia automáticamente.

Los teléfonos móviles y otros transceptores de comunicación generalmente comprenden circuitos diferentes de 5 transmisión y recepción que comparten un único sintetizador de frecuencia. El sintetizador de frecuencia sirve como oscilador local para los circuitos tanto de transmisión como de recepción del transceptor. Estos sintetizadores de frecuencia típicamente comprenden un bucle de enganche de fase (PLL) que puede controlarse para que oscile a frecuencias específicas. Cuando el teléfono está recibiendo señales, el PLL estará controlado para que oscile a una frecuencia de recepción y cuando el teléfono está transmitiendo, el PLL estará controlado para oscilar a una frecuencia 10 de transmisión.

Muchos teléfonos móviles modernos están diseñados para funcionar en plurales sistemas celulares diferentes, de propiedad de diferentes operadores y manipulados según diferentes normas de comunicaciones. Esto habitualmente significa que el receptor del teléfono debe ser capaz de recibir señales a frecuencias ampliamente diferentes y de conmutar rápidamente entre esas frecuencias. Lo mismo sucede con el transmisor. 15

Cuando el receptor (o transmisor) cambia de una frecuencia a otra, existe un periodo de tiempo en el que el oscilador local no está sincronizado en una frecuencia. No es posible la comunicación durante este periodo de tiempo y el teléfono móvil tiene que esperar a que el oscilador local se sincronice en una frecuencia antes de que puedan reanudarse las comunicaciones por el aire.

Si el oscilador local permanece sin sincronizar en una frecuencia demasiado tiempo, podría interrumpirse el 20 funcionamiento del teléfono. Como mínimo, esto provocará la degradación de la percepción del usuario sobre la calidad del servicio. En el peor de los casos, podría provocar el cese de la comunicación. Por lo tanto, es deseable minimizar el tiempo que el oscilador permanece sin sincronizar. Un modo de minimizar ese tiempo es disminuir el tiempo que le lleva al PLL cambiar entre diferentes frecuencias.

La ganancia global de un PLL es un factor que afecta a la velocidad a la que el PLL puede cambiar de una frecuencia de 25 funcionamiento a otra. Un PLL con una elevada ganancia cambiará más rápidamente entre frecuencias que un PLL con una ganancia inferior. Un PLL con ganancia inferior es más estable una vez sincronizado en la frecuencia deseada. Sin embargo, cuando se usa un PLL de ganancia inferior para grandes cambios de frecuencia, puede suceder un estado conocido como salto de ciclo. El salto de ciclo sucede cuando el error de fase aumenta y excede los 360 grados. En el punto en el que el error de fase excede los 360 grados hay una transición brusca. Cuando un PLL encuentra esta 30 transición brusca, generalmente alarga enormemente el tiempo que le lleva a un PLL volver a menos de 360 grados de error y sincronizarse en una nueva frecuencia. Un PLL de mayor ganancia generalmente tolerará cambios de frecuencia más grandes sin que suceda el salto de ciclo.

Para sacar provecho de los beneficios de una ganancia tanto alta como baja en un PLL, los sistemas actuales tienden a utilizar los PLL con ganancia seleccionable. Los PLL disponibles en el mercado generalmente ofrecen una selección de 35 valores de ganancia programables para el detector de fase. Ajustando la ganancia del detector de fase, puede ajustarse la ganancia global del PLL. Se selecciona una ganancia baja cuando el PLL está sincronizado en una frecuencia y se selecciona una alta ganancia durante los cambios de una frecuencia a otra.

Las tecnologías actuales que usan diferentes ganancias del detector de fase implican programar el detector de fase para cada cambio de ganancia. Por ejemplo, un PLL está programado para una frecuencia primera o inicial. Cuando se 40 sincroniza en esta primera frecuencia, el detector de fase está en ganancia baja. Cuando se inicia un cambio en la frecuencia, el PLL está programado para una segunda frecuencia; y el detector de fase está programado simultáneamente para alta ganancia. Según el PLL se acerca a la segunda frecuencia, el detector de fase se reprograma entonces para baja ganancia. Como alternativa, el detector de fase podría reprogramarse para reducir la ganancia en base al tiempo a alta ganancia en lugar de la proximidad a la segunda frecuencia. 45

La re-programación repetida del PLL consume un tiempo valioso del procesador en las técnicas actuales.

Se llama la atención además al documento US 6.188.289, que describe un oscilador controlado por tensión de intervalo amplio, que incluye una unidad de conversión de tensión-a-corriente que genera una corriente de control sensible a una tensión de control, y una unidad de generación de corriente desplazada que genera una corriente desplazada. La unidad de generación de corriente desplazada es sensible a la tensión de control y, en ciertos momentos, es sensible a una 50 tensión de referencia. Una unidad de adición añade la corriente de control a la corriente desplazada, y genera una corriente de control de la oscilación. Una unidad de oscilación genera la señal de oscilación sensible a la corriente de control de la oscilación.

También se reclama atención al documento de YEAGER R: “LOOP GAIN COMPENSATION IN PHASE-LOCKED LOOPS” [“COMPENSACIÓN DE GANANCIA DE BUCLE EN BUCLES ENGANCHADOS EN FASE”], RCA REVIEW, 55 RCA CORP., PRINCETON, US, vol. 47, 1 de marzo de 1986 (1986-03-01), páginas 78-87, XP002011878. El documento

expone un procedimiento para el ajuste de la ganancia del detector de fase a fin de compensar las variaciones en factores de división y en osciladores controlados por tensión, lo que lleva a su vez a diferencias en la respuesta de frecuencia de bucle cerrado de los bucles enganchados en fase.

Se reclama atención adicional al documento EP-A-0500014, que expone un generador de señales de diferencia de fase que responde a dos señales de entrada para generar dos señales de diferencia de fase, que se elevan en un intervalo 5 de tiempo correspondiente a la diferencia de fase entre las dos señales de entrada y que caen a la vez. Un detector de señal retrasada detecta una señal retrasada entre las dos señales de diferencia de fase y un generador de pulsos responde a la salida detectada del detector de señal retrasada para generar un pulso de apéndice, de un ancho mayor que un ancho predeterminado. El pulso de apéndice se anexa, por un circuito de anexión de pulsos, a cada una de las dos señales de diferencia de fase, para formar una señal extendida de diferencia de fase. Un detector de diferencia de 10 fase detecta la diferencia entre las dos señales extendidas de diferencia de fase y emite un componente de baja frecuencia de la diferencia, como una tensión correspondiente a la diferencia de fase entre las dos señales de entrada.

Se reclama atención al documento JP-57141137, que se propone acortar un tiempo de introducción detectando un desplazamiento en la frecuencia de salida desde una frecuencia central y conmutando las ganancias de bucle en base al valor detectado. El documento revela que la fase de una señal de entrada es comparada con la de una señal de 15 salida por un comparador de fase, y sobre la base de su salida de diferencia de fase, un oscilador controlado por tensión es controlado para obtener una señal de salida cuya fase se sincroniza con la de la señal de salida. Luego, un detector de variación de frecuencia detecta la señal de salida desplazándose en frecuencia desde una frecuencia central en una frecuencia de umbral, o más, y sobre la base de su salida de detección, se controla un conmutador de ganancia de bucle para conmutar una ganancia G2 de bucle a una G1, acortando por ello un tiempo de introducción durante el 20 suministro de energía y después de la recuperación de una interrupción de la señal de entrada. Cuando la frecuencia de salida disminuye por debajo de la frecuencia de umbral, se reinicia la ganancia de bucle a la original, efectuando así la estabilización.

Finalmente, se reclama atención al documento US 6356158, que revela un PLL con un detector de fase que es sensible a una señal de control de ganancia. El documento revela que se mejora el tiempo de bloqueo usando una ganancia 25 mayor del detector de fase durante un periodo inicial de la etapa de bloqueo y al conmutar a una ganancia menor durante el resto de la etapa de bloqueo.... [Seguir leyendo]

 


Reivindicaciones:

1. Un procedimiento para regular automáticamente la ganancia en un bucle de enganche en fase, PLL (99), en el cual el PLL (99) comprende un detector (100) de fase, comprendiendo el procedimiento:

iniciar un cambio de frecuencia en el funcionamiento del PLL (99) desde una primera frecuencia a una segunda frecuencia;

aumentar la ganancia del detector (100) de fase al comienzo del cambio de frecuencia; y 5

reducir la ganancia del detector (100) de fase;

determinar una diferencia entre la primera frecuencia y la segunda frecuencia,

caracterizado porque el procedimiento comprende adicionalmente:

en el cual la determinación de una diferencia entre la primera frecuencia y la segunda frecuencia comprende:

recibir en un circuito aditivo-sustractor (430) la señal de la primera frecuencia y la señal de la segunda 10 frecuencia, y proporcionar una señal digital;

convertir, en un convertidor (420) de digital a analógico, la señal digital en una señal analógica; y

recibir en un diferenciador (410) la señal analógica y generar una primera señal (A), en el cual la primera señal (A) es representativa de la diferencia entre la señal de la primera frecuencia y la señal de la segunda frecuencia 15

recibir, en un comparador (135) de ventana, desde el diferenciador (410), la primera señal (A);

comparar la primera señal (A) con umbrales relacionados con la diferencia de frecuencia, en donde los umbrales definen una ventana de comparación predeterminada;

generar una segunda señal (B) en base a la comparación y proporcionar la segunda señal (B) a un detector (100) de fase; 20

recibir en el detector (100) de fase la segunda señal (B), siendo el detector (100) de fase operable en múltiples ganancias, como función de la segunda señal (B); y en el cual la reducción de la ganancia del detector (100) de fase se basa en dicha segunda señal (B).

2. El procedimiento de la reivindicación 1, en el cual el detector (100) de fase es operable en dos ganancias.

3. El procedimiento de la reivindicación 1, en el cual dichos umbrales comprenden un primer valor (a) de umbral que 25 corresponde a un primer valor de la diferencia de frecuencia, y un segundo valor (b) de umbral que corresponde a un segundo valor de la diferencia de frecuencia.

4. El procedimiento de la reivindicación 3, en el cual la ganancia del detector (100) de fase se regula en un valor de ganancia mayor para valores de la primera señal (A) que estén fuera de la ventana de comparación predeterminada, y la ganancia del detector (100) de fase se regula en un valor de ganancia menor para valores de la primera señal (A) que 30 estén dentro de la ventana de comparación predeterminada.

5. El procedimiento de la reivindicación 1, en el cual la ganancia se reduce cuando la diferencia de frecuencia es cero.


 

Patentes similares o relacionadas:

Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos, del 27 de Mayo de 2015, de Thine Electronics, Inc: Un método de transferencia de datos digitales para transferir de forma alterna y periódica una primera información y una segunda información respectivamente en un primer periodo […]

Imagen de 'UN BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMATICAMENTE'UN BUCLE DE ENGANCHE DE FASE QUE REGULA LA GANANCIA AUTOMATICAMENTE, del 30 de Noviembre de 2010, de QUALCOMM INCORPORATED: Un bucle de enganche de fase, PLL que comprende: un oscilador que proporciona una primera señal de frecuencia; un oscilador de referencia que […]

PROCEDIMIENTO Y DISPOSICION PARA ENCLAVAR UN OSCILADOR DE YIG., del 16 de Marzo de 2004, de DAIMLERCHRYSLER AEROSPACE AKTIENGESELLSCHAFT: EL OBJETIVO DE LA INVENCION ES SUMINISTRAR UN PROCESO DE SINCRONIZADO PARA UN OSCILADOR YIG, QUE TIENE EN CUENTA EL ENVEJECIMIENTO Y LA HISTERESIS DEL OSCILADOR […]

APARATO DE BUCLE DE ENGANCHE DE FASE., del 1 de Marzo de 2007, de MARCONI MOBILE SPA: Un aparato de bucle de enganche de fase, que comprende un primer bucle de enganche de fase que tiene un detector de fase de muestreo dispuesto para […]

Linealizador de forma de onda, del 12 de Junio de 2019, de MBDA UK LIMITED: Una fuente de barrido de frecuencia para un radar FMCW que comprende un sintetizador de frecuencia de bucle de bloqueo de fase, incluyendo el bucle bloqueado […]

SINTETIZADORES DE FRECUENCIA PARA SOPORTE DE ESTANDARES DE COMUNICACION DE VOZ Y DE CONEXION EN RED SIN HILOS., del 1 de Junio de 2007, de QUALCOMM INCORPORATED: A procedimiento de procesado de señales de radiofrecuencia que comprende: generación de una primera forma de onda en un dispositivo de comunicación sin hilos usando […]

UN CICLO DE FASE CERRADA., del 1 de Abril de 2007, de QUALCOMM INCORPORATED: Un mecanismo que comprende: Un ciclo de fase cerrada ; Un primer conjunto de registros para contener los datos definiendo un modo de operación del ciclo […]

AJUSTE DIGITAL AFC MEDIANTE DOS RECIPROCOS., del 16 de Noviembre de 2006, de SIEMENS AKTIENGESELLSCHAFT: La presente invención se refiere a un circuito automático de frecuencia (C.A.F) con un oscilador , un sistema de síntesis digital (DDS) […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .