ELEMENTOS BICMOS DE RETARDO DIFERENCIAL CON AMPLITUD DE IMPULSOS CONSTANTE.
LA PRESENTE INVENCION PORPORCIONA UN SINCRONIZADOR DE BIT PARA LA INTERPRETACION DE FLUJOS DE DATOS DE BIT RECIBIDOS EN UN RECEPTOR CUANDO ESTOS SON SELECCIONADOS MEDIANTE UNA SEÑAL DE RELOJ ISOCRONO O PLESICRONO QUE YACE EN EL AMBITO DE TIEMPO DEL RECEPTOR.
ESTO SE CONSIGUE MEDIANTE LA ACTIVACION ALTERNA Y DESACTIVACION DE UN ALINEADOR DE PRIMERA Y SEGUNDA FASE RESPECTIVAMENTE, BASADO EN LA MONITORIZACION DE UN VOLTAJE CONTROLADO RETARDADO DE EL ALINEADOR DE FASE ACTIVA. ESTOS ALINEADORES DE FASE UTILIZAN CADA UNO LINEAS DE RETARDO DIFERENCIALES COMPUESTAS DE ELEMENTOS DE RETARDO DIFERENCIALES (DDE), QUE A SU VEZ SE COMPONEN DE PARES DE DISPOSITIVOS INVERTORES (INV1,INV2), DONDE LOS DOS DISPOSITIVOS DE CADA PAR TIENEN UN RETARDO CONTROLABLE PARA BORDES POSITIVOS Y UNA FORMA DE IMPULSO QUE RESTAURA LA FUNCION A LOS BORDES NEGATIVOS, ALTERNATIVAMENTE UN RETARDO CONTROLABLE Y UNA FORMA DE IMPULSO QUE RESTAURA LA FUNCION PARA BORDES POSITIVOS. DADO QUE CADA DDE ESTA CONSTRUIDO SIMETRICAMENTE, LA RETROALIMENTACION DE LAS SALIDAS Q Y NO Q EN INV2 PUEDE SER EFECTUADA FACILMENTE A LAS ENTRADAS FB Y NO FB EN INV1, Y DE LAS SALIDAS Q Y NO Q EN INV1 EN UN ELEMENTO DE RETARDO (DDE) QUE PUEDE SER FACILMENTE RETROALIMENTADO A LAS ENTRADAS FB Y NO FB RESPECTIVAMENTE EN INV2 EN EL ELEMENTO DE RETARDO PRECEDENTE (DDE). PUESTO QUE LA RUTA DE RETROALIMENTACION CAMBIA RAPIDAMENTE DEL BORDE DE RAMPA AL NIVEL DE LOGICA ENTERO TAN PRONTO COMO EL VOLTAJE LIMITE HA SIDO CONSEGUIDO EN EL DISPOSITIVO INVERTOR, EL PASO PRECEDENTE SE PREPARA PARA RESTAURAR LA FUNCION QUE TENDRA PARA EL SIGUIENTE BORDE DE DATOS, EVITANDO ASI EFECTOS DE INTERFERENCIA.
Tipo: Resumen de patente/invención.
Solicitante: TELEFONAKTIEBOLAGET LM ERICSSON.
Nacionalidad solicitante: Suecia.
Dirección: ,S-126 25 STOCKHOLM.
Inventor/es: TORD, HAULIN, LENNART, SEGERBACK, PER, M., MADER, HEINZ.
Fecha de Publicación: .
Fecha Solicitud PCT: 23 de Febrero de 1994.
Fecha Concesión Europea: 19 de Enero de 2000.
Clasificación Internacional de Patentes:
- H03K5/14 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; codificación, decodificación o conversión de código, en general H03M). › H03K 5/00 Manipulación de impulsos no cubiertos por ninguno de los otros grupos principales de la presente subclase (circuitos de realimentación H03K 3/00, H03K 4/00; utilizando dispositivos magnéticos o eléctricos no lineales H03K 3/45). › por la utilización de líneas de retardo (H03K 5/133 tiene prioridad).
- H04L7/033 H […] › H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS. › H04L TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION TELEGRAFICA (disposiciones comunes a las comunicaciones telegráficas y telefónicas H04M). › H04L 7/00 Disposiciones para sincronizar el receptor con el emisor. › utilizando las transiciones de la señal recibida para controlar la fase de medios generadores de la señal de sincronización, p. ej. utilizando un bucle con enclavamiento de fase.
Países PCT: Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Países Bajos, Irlanda, Finlandia, Oficina Europea de Patentes, Australia, Brasil, Canadá, China, Japón, República de Corea, Noruega.
Patentes similares o relacionadas:
Calibración de circuito de recuperación de datos de reloj multifásico, del 18 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento de comunicaciones de datos, que comprende: configurar un primer circuito de recuperación de reloj para proporcionar una señal de reloj […]
Recuperación de datos y reloj de doble velocidad de transferencia de datos N-factorial, del 18 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento de comunicaciones de datos, que comprende: recibir una secuencia de símbolos de una pluralidad de hilos de señal […]
Recuperación de datos de reloj multifásico para una interfaz trifásica, del 20 de Noviembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento de comunicaciones de datos, que comprende: configurar un circuito de recuperación de reloj para proporcionar una primera señal […]
Circuito de recuperación de reloj para señales de datos de hilos múltiples, del 21 de Marzo de 2019, de QUALCOMM INCORPORATED: Un circuito de recuperación de reloj, que comprende: un circuito receptor adaptado para decodificar una entrada de señal codificada diferencialmente […]
Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos, del 27 de Mayo de 2015, de Thine Electronics, Inc: Un método de transferencia de datos digitales para transferir de forma alterna y periódica una primera información y una segunda información respectivamente en un primer periodo […]
Sistema de bus de campo con espectro disperso, del 14 de Enero de 2015, de PHOENIX CONTACT GMBH & CO. KG: Aparato de bus de campo para operar en un sistema de bus de campo que presenta varios abonados en serie, entre ellos el aparato de bus de campo como un abonado […]
Dispositivo de restauración de datos de reloj, del 5 de Noviembre de 2014, de Thine Electronics, Inc: Un dispositivo de restauración de datos de reloj, que restaura la señal y los datos de reloj sobre la base de una señal digital introducida, […]
Dispositivo de restauración de datos de reloj, del 16 de Abril de 2014, de Thine Electronics, Inc: Un dispositivo de restauración de datos de reloj que restaura una señal y datos de reloj en base a una señal digital de entrada, y que comprende: una […]