COMPUTADOR MULTINODO DE VIA RECONFIGURABLE.

UN COMPUTADOR MULTINODO DE PROCESO EN PARALELO CONSTA DE VARIOS NODOS INTERCONECTADOS DE GRAN CAPACIDAD (12),

CADA UNO DE LOS CUALES INCLUYE UNA VIA RECONFIGURABLE DE UNIDADES FUNCIONALES TALES COMO PROCESADORES LOGICOS ARITMETICOS ENTEROS, PROCESADORES ARITMETICOS DE COMA FLOTANTE, PROCESADORES ESPECIALES, ETC. LA VIA RECONFIGURABLE DE CADA NODO (12) VA CONECTADA A UNA MEMORIA MULTIPLANO (28) MEDIANTE UNA RED DE CONMUTACION DE MEMORIA (MASNET) (26). LA VIA RECONFIGURABLE INCLUYE TRES SUBESTRUCTURAS BASICAS FORMADAS DE UNIDADES FUNCIONALES SUFICIENTES PARA EFECTUAR EL GRUESO DE TODOS LOS CALCULOS. LA MASNET (26) CONTROLA EL FLUJO DE SEÑALES DESDE LOS PLANOS DE MEMORIA (30) A LA VIA RECONFIGURABLE (24) Y VICEVERSA. LOS NODOS (12) PUEDEN CONECTARSE ENTRE SI MEDIANTE UN DIRECCIONADOR DE DATOS INTERNODO (DIRECCIONADOR DE HIPERESPACIO) A FIN DE FORMAR UNA CONFIGURACION DE HIPERCUBO. LA CAPACIDAD DE LOS NODOS (12) DE RECONFIGURAR CONDICIONALMENTE LA VIA (24) CON CADA PASO DE RELOJ, SIN NECESIDAD DE LIMPIEZA DE LA MISMA, PERMITE LA IMPLEMENTACION DIRECTA DE MUCHOS ALGORITMOS POTENTES.

Tipo: Resumen de patente/invención.

Solicitante: LITTMAN, MICHAEL GEIST.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 3 NEW SOUTH BUILDING,PRINCETON NEW JERSEY 08544.

Inventor/es: NOSENCHUCK, DANIEL MARK, LITTMAN, MICHAEL GEIST.

Fecha de Publicación: 16 de Junio de 1995.

Fecha Concesión Europea: 12 de Abril de 1995.

Clasificación Internacional de Patentes:

G06F15/76 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de procesamiento de datos en general. › Arquitecturas de computadores con programas almacenados de propósito general (con tableros de conexiones para la programación G06F 15/08; multicomputadores G06F 15/16).
G06F7/48 G06F […] › G06F 7/00 Métodos o disposiciones para el procesamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00). › que utilizan dispositivos que no establecen contacto, p. ej. tubo, dispositivo de estado sólido; que utilizan dispositivos no especificados.
G06F9/38 G06F […] › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.

Patentes similares o relacionadas:

Configuración de modo arquitectónico en un sistema informático, del 27 de Febrero de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para reconfigurar un entorno informático, dicho método que comprende: determinar, mediante un procesador, que un indicador de instalación de facilidad […]

CONMUTADOR Y COMPONENTES DE RED Y METODO DE FUNCIONAMIENTO., del 1 de Marzo de 2007, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Aparato que comprende: un procesador del punto de control; un dispositivo de interfaz conectado operativamente a dicho procesador del punto de […]

SISTEMA INTEGRADO DE CONTROL DE MOVIMIENTO DE UN VEHICULO., del 16 de Octubre de 2006, de TOYOTA JIDOSHA KABUSHIKI KAISHA: Un sistema de control integrado de movimiento de vehículo que controla una pluralidad de dispositivos de activación de una manera integrada mediante […]

Dispositivo de procesamiento digital., del 1 de Agosto de 2002, de FAST SEARCH & TRANSFER ASA: Un dispositivo de procesamiento digital P, particularmente para procesar datos digitales y estructuras de señales, en que las estructuras de datos y señales comprenden secuencias […]

DISPOSITIVO PARA PROCESAR SEÑALES TELEFONICAS QUE CONSTA DE DISPOSITIVOS PROCESADORES DE SEÑALES DIGITALES COMUNES A UNA PLURALIDAD DE LINEAS DE ABONADOS., del 1 de Marzo de 1994, de TEXAS INSTRUMENTS INCORPORATED: DISPOSITIVO PARA PROCESAR SEÑALES TELEFONICAS PARA PONER EN COMUNICACION A UNA PLURALIDAD DE ABONADOS MEDIANTE UN INTERCAMBIO TELEFONICO QUE EMPLEA CIRCUITOS DE TARJETAS DE […]

RED DE COMPUTACION PARALELA PARA REDUCIR EL GRADO ALGEBRAICO DE UNA FUNCION OBJETIVA., del 16 de Diciembre de 1993, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: UNA RED ANALOGA ALTAMENTE INTERCONECTADA SE CONSTRUYE CON INTERNEURONAS QUE CONSIDERAN LOS TERMINOS DE UNA FUNCION DE ORDEN MAYOR QUE […]

RED DE COMPUTACION ALTAMENTE PARALELA CON VELOCIDAD DE RESPUESTA NORMALIZADA., del 16 de Diciembre de 1993, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: EN REDES COMPUTACIONALES ALTAMENTE PARALELAS SE OBTIENEN SUPERIORES RENDIMIENTOS ECUALIZANDO LAS CONSTANTES DE TIEMPO DE LOS AMPLIFICADORES. […]

SISTEMA Y METODO PARA ACTUALIZAR LA FUNCIONALIDAD DE CONTROL REMOTO DE UN DISPOSITIVO, del 5 de Noviembre de 2009, de UNIVERSAL ELECTRONICS, INC.: Un método para actualizar una aplicación de control remoto residente en un dispositivo , que comprende: almacenar, en un fichero de lenguaje de marcado […]