CIP-2021 : H01L 21/76 : Realización de regiones aislantes entre los componentes.

CIP-2021 › H › H01 › H01L › H01L 21/00 › H01L 21/76[3] › Realización de regiones aislantes entre los componentes.

H ELECTRICIDAD.

H01 ELEMENTOS ELECTRICOS BASICOS.

H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).

H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas.

H01L 21/76 · · · Realización de regiones aislantes entre los componentes.

CIP2021: Invenciones publicadas en esta sección.

METODO DE FABRICACION DE SUSTRATOS DE CIRCUITOS INTEGRADOS BASADOS ENTECNOLOGIA CMOS.

(08/09/2011) Método de fabricación de sustratos de circuitos integrados basados en tecnología CMOS que comprende:- una primera etapa de depósito de una capa de material aislante sobre al menos un soporte ,- una segunda etapa de modelado de la capa de material aislante dando lugar a al menos un foso en dicha capa aislante ,- una tercera etapa de depósito de una capa de semiconductor sobre los fosos obtenidos en la etapa anterior, de manera que el material semiconductor rellene los fosos totalmente,- una cuarta etapa de planarización mecánico-química (CMP) que remueve la capa de semiconductor , depositado en la segunda etapa, hasta el nivel del borde superior de la capa aislante dando lugar a un sustrato que permite la fabricación de circuitos integrados basados en tecnología CMOS interconexionados tridimensionalmente

METODO PARA LA FABRICACION DE UN CUERPO SEMICONDUCTOR.

(16/10/2000). Solicitante/s: CANON KABUSHIKI KAISHA. Inventor/es: YONEHARA, TAKAO, SAKAGUCHI, KIYOFUMI.

UN METODO PARA PREPARAR UN ELEMENTO SEMICONDUCTOR COMPRENDE UN PROCESO DE FABRICACION DE UN SUBSTRATO DE SI POROSO Y A CONTINUACION LA FORMACION DE UNA CAPA MONOCRISTALINA DE SI NO POROSA EN EL SUBSTRATO DE SI POROSO; PROCESO DE UNION PRIMARIO DE LA UNION DEL SUBSTRATO DE SI POROSO Y UN SUBSTRATO DE AISLAMIENTO A TRAVES DE LA CAPA MONOCRISTALINA DE SI NO POROSA; PROCESO DE GRABADO PARA GRABAR EL SI POROSO PARA QUITAR EL SI POROSO MEDIANTE GRABADO QUIMICO DESPUES DEL PRIMER PROCESO DE UNION; Y PROCESO DE UNION SECUNDARIO DE REFORZAMIENTO DE LA UNION PRIMARIA TRAS EL PROCESO DE GRABADO.

SEMICONDUCTOR CON AISLACION DE FOSO RELLENADO POR FLUJO.

(01/06/1998) SE DESCRIBE UN FOSO QUE PROVEE UNA AISLACION ELECTRICA ENTRE TRANSISTORES EN UN SUBSTRATO DE CIRCUITO INTEGRADO. SE RECUBRE EL FOSO CON UNA BARRERA DE DIFUSION, TIPICAMENTE UN OXIDO TERMICO SEGUIDO DE UNA CAPA ALIVIADORA DE LAS TENSIONES TERMICAS, FORMADA TIPICAMENTE POR TEOS. LUEGO SE DEPOSITA UN MATERIAL DE RELLENO, TIPICAMENTE BPTEOS, PARA RELLENAR EL FOSO Y CUBRIR LA SUPERFICIE SUPERIOR DE LA PLACA DE CONTACTO. SE CALIENTE EL METERIAL DE RELLENO PARA QUE FLUYA. LUEGO SE SOMETE LA SUPERFICIE EXTERIOR DEL MATERIAL DE RELLENO FLUIDIFICADO A UN ATAQUE QUIMICO SELECTIVO TRASERO QUE HACE QUE LA SUPERIFICIE SUPERIOR DEL FOSO RELLENO SOBRESALGA…

METODO MEJORADO DE PLANARIZACION DE TOPOLOGIAS EN ESTRUCTURAS DE CIRCUITOS INTEGRADOS.

(01/03/1998) SE EXPONE UN METODO PARA HACER UNA ESTRUCTURA DE CIRCUITOS INTEGRADOS MUY PLANA QUE TIENE DEPOSITADAS PARTES DE OXIDO PLANAS CON RESPECTO AL NIVEL DE PARTES ADYACENTES DE LA ESTRUCTURA DEL CIRCUITO INTEGRADO, QUE COMPRENDE: DEPOSITAR, SOBRE UNA ESTRUCTURA DE CIRCUITO INTEGRADO QUE TIENE UNAS PRIMERAS PARTES A ALTURA SUPERIOR QUE EL RESTO DE LA ESTRUCTURA DE CIRCUITO INEGRADO, UNA CAPA DE OXIDO CONFORMADO QUE TIENE UN GROSOR QUE EXCEDE LA ALTURA DE LAS CITADAS PRIMERAS PARTES POR ENCIMA DEL RESTO DE LA ESTRUCTURA DEL CIRCUITO INTEGRADO; FORMAR UNA CAPA DE MASCARA CON PATRON SOBRE LA CITADA CAPA DE OXIDO DEPOSITADA CON UNA O MAS APERTURAS EN ESTA A NIVEL CON LAS PRIMERAS PARTES DE ALTURA SUPERIOR DE LA ESTRUCTURA DE CICUITO INTEGRADO; ATACAR QUIMICAMENTE PARTES EXPUESTAS…

CIRCUITO INTEGRADO CMOS CON AISLAMIENTO PERFECCIONADO.

(16/01/1998). Solicitante/s: AT&T CORP.. Inventor/es: CHEN, MIN-LIANG, COCHRAN, WILLIAM T., LEUNG, CHUNG WAI.

SE AISLA UNA DEPRESION TIPO P EN UN CIRCUITO INTEGRADO CMOS QUEDA AISLADA DE LA DEPRESION ADYACENTE TIPO N MEDIANTE UN CAMPO DE OXIDO CON UNA REGION DE SEPARACION TIPO P FORMADA POR UN IMPLANTE DE IONES DE BORO. LA PERFORACION DE ESTE SE SELECCIONA PARA QUE LA CRESTA DE CONCENTRACION DE BORO ESTE SITUADA INMEDIATAMENTE DEBAJO DEL CAMPO DE OXIDO QUE ES CULTIVADA A CONTINUACION. ADEMAS, EL IMPLANTE PENETRA EN LAS REGIONES ACTIVAS PRODUCIENDO UNA CONCENTRACION DE BORO RETROGRADA EN LA REGION DEL CANAL N. ESTA TECNICA MEJORA SIMULTANEAMENTE EL AISLAMIENTO DEL DISPOSITIVO Y LAS CARACTERISTICAS DE PERFORACION DEL TRANSISTOR DE CANAL N, PERMITIENDO LA EXTENSION DE LA TECNOLOGIA CMOS A LAS GEOMETRIAS DE DISPOSITIVOS SUB-MICROMETRICAS.

DISPOSITIVO SEMICONDUCTOR QUE TIENE UN SURCO AISLANTE Y METODO DE FABRICACION DEL MISMO.

(16/07/1996). Solicitante/s: MITSUBISHI DENKI KABUSHIKI KAISHA. Inventor/es: TOKUNOH, FUTOSHI.

UNA ESTRUCTURA SEMICONDUCTORA COMPRENDE UNA REGION TIRISTORA PUERTA DE GIRO HACIA AFUERA (GR) Y UNA REGION DIODO (DR) CON UN AREA DE AISLAMIENTO (SR) ENTRE ELLAS. EL AREA DE AISLAMIENTO SE PROVEE CON UN SURCO MULTI-ESTADO O DE VARIAS ETAPAS QUE TIENE ESTRUCTURAS DE PASOS . EL SURCO MULTI-ESTADO SE FORMA A TRAVES DE UN PROCESO DE ATAQUE QUIMICO O MORDENTADO EN DOS ETAPAS, Y LAS REGIONES SOBRE-GRABADAS EN LOS ANGULOS DE LA PARTE INFERIOR DEL SURCO MULTI-ESTADO SON RELATIVAMENTE POCO PROFUNDAS. ESTA ESTRUCTURA ES EFECTIVA PARA INCREMENTAR EL VOLTAJE DE RUPTURA O TENSION DISRUPTIVA DE LA ESTRUCTURA SEMICONDUCTORA Y LAS AISLACIONES ENTRE LA REGION TIRISTORA DE PUERTA DE GIRO HACIA AFUERA Y LA REGION DIODO.

AISLANTE DE PAREDES LATERALES ACANALADAS POR OXIDACION DE POLISILICIO.

(16/05/1996) SE DESCUBRE UN PROCESO PARA HACER CRECER UN DIOXIDO DE SILICIO RESISTENTE AL ACIDO SOBRE UNA SUPERFICIE MEDIANTE LA FORMACION DE UNA CAPA DE POLISILICIO Y EXPONIENDO ESTE POLISILICIO A LA OXIDACION TERMICA, PARA CONVERTIR COMPLETAMENTE EL POLISILICIO EN OXIDO DE (POLI)SILICIO. TAMBIEN SE PRESENTA UN METODO PARA FORMAR UNA ACANALADURA AISLANTE EN UN SUSTRATO SEMICONDUCTOR QUE TIENE UNA PARED LATERAL CON ALTA INTEGRACION DE OXIDO. DESPUES DE FORMAR LA ACANALADURA EN LA SUPERFICIE DEL SUSTRATO MEDIANTE EL USO DE UNA MASCARA ADECUADA, UN OXIDO TERMICO SIMPLE O UN OXIDO TERMICO DUAL Y UN LINEAL NITRIDO (CVD) SE FORMA SOBRE TODAS LAS SUPERFICIES DE ACANALADURA. UNA CAPA DE CONFORMACION DE POLISILICIO DESENGRASADO SE FORMA ENTONCES SOBRE EL FORRO.…

TECNICA PARA USAR EN LA FABRICACION DE DISPOSITIVOS SEMICONDUCTORES QUE TIENEN CARACTERISTICAS SUBMICRO.

(01/03/1994). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: FEYGENSON, ANATOLY.

SE OBTIENE RESOLUCION SUBMICRO EN LA FABRICACION DE TRANSISTORES UTILIZANDO TECNICAS DE PARED LATERAL. EN LA TECNICA DESCRITA SE FORMA UNA ABERTURA CON UN ESPACIADOR DE PARED LATERAL DE NITRURO DE SILICIO EN UNA CAPA . SE FORMA OXIDO EN LA ABERTURA Y LUEGO EL ESPACIADOR DE PARED LATERAL SE ELIMINA PARA FORMAR UNA ABERTURA ANULAR, QUE PUEDE SER DE UNA AMPLITUD PEQUEÑA Y CONTROLADA CON PRECISION. LUEGO LA ABERTURA SE USA COMO UNA DEFENSA PARA POSTERIOR MODIFICACION DEL SUBSTRATO POR DIFUSION O IMPLANTACION DE IONES.

PROCESO DE FABRICACION DE CIRCUITO INTEGRADO PARA TRANSISTOR BIPOLAR.

(01/11/1992). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: CHANG, SHIAO-HOO, WEINBERG, MATTHEW, THOMAS, MAMMEN.

INCLUYE LOS PASOS PARA LA FORMACION Y AUTO-ALINEAMIENTO DE LA ZONA QUE NO INVADE SUSTANCIALMENTE EL EMISOR. EN LOS PROCESOS CONOCIDOS PARA LA FABRICACION DE TRANSISTORES QUE REQUIEREN UN LECHO, PRECISAN UN COLECTOR BASE MAS ALTO POR DETENCIONES Y POR AVERIAS DE VOLTAGE.

PERFECCIONAMIENTOS EN DISPOSITIVOS CONMUTADORES.

(16/12/1981). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..

CONSTA DE UN ELEMENTO SEMICONDUCTOR POLICRISTALINO QUE SOSTIENE UN CUERPO SEMICONDUCTOR MONOCRISTALINO , CUYA MASA ES DE CONDUCTIVIDAD DEL TIPO N Y QUE ESTA SEPARADO DEL ELEMENTO DE SUSTENCION POR UNA CAPA DIELECTRICA ; DE UNA PRIMERA REGION ANODICA LOZALIZADA CON CONDUCTIVIDAD DEL TIPO P+; DE UNA SEGUNDA REGION DE PUERTA LOCALIZADA CON CONDUCTIVIDAD DEL TIPO N+; DE UN TERCERA REGION CATODICA LOCALIZADA CON CONDUCTIVIDAD DEL TIPO N+; DE UNA REGION CON CONDUCTIVIDAD DEL TIPO DE UNA REGION CON CONDUCTIVIDAD DEL TIPO P+, QUE RODEA INTIMAMENTE LA TERCERA REGION Y ACTUA COMO ZONA PROTECTORA.

PERFECCIONAMIENTOS EN DISPOSITIVOS SEMICONDUCTORES COMPUESTOS PARA CIRCUITOS INTEGRADOS DE ALTA TENSION.

(16/09/1980). Solicitante/s: WESTERN ELECTRIC COMPANY, INC..

Perfeccionamientos en dispositivos semiconductores compuestos para circuitos integrados de alta tensión, del tipo que tiene una pluralidad de cavidad de material semiconductor monocristalino de un primer tipo de conductividad, dielectricamente aisladas entre sí por una capa de material aislante subyacente al fondo y lados de las mismas, estando soportadas las cavidades en una capa de material semiconductor policristalino y teniendo una superficie en un plano común de dicho dispositivo; caracterizados porque (a) el material semiconductor de dichas cavidades es de resistividad relativamente elevada y de una distribución de impurezas sustancialmente uniforme; (b) se dispone una primera cavidad que contiene un transistor pnp y un segunda cavidad que contiene un transistor npn; y © cada uno de dichos transistores consiste solamente en zonas tipo de conductividad adyacentes a la superficie que constituye respectivamente las zonas emisoras, base y colectora.

PERFECCIONAMIENTOS EN DISPOSITIVOS DE CONMUTACION DE ESTADO SOLIDO.

(16/09/1980) Perfeccionamientos en dispositivos de conmutación de estado sólido, que comprenden un cuerpo semiconductor, del cual una parte principal es de un primer tipo de conductividad, una primera región del primer tipo de conductividad, una segunda región de un segundo tipo de conductividad opuesto al primer tipo de conductividad, una región de puerta del segundo tipo de conductividad, estando mutuamente separadas la primera región, la segunda región y la región de puerta por partes de la masa principal, siendo la resistividad de la primera región, la segunda región y la región de puerta menores que la resistividad de la parte principal, eligiendose los parámetros del dispositivo de modo que alimentándose un primer voltaje a la presión de puerta,…

PERFECCIONAMIENTOS EN DISPOSITIVOS DE CONMUTACION DE ESTADO SOLIDO.

(16/09/1980) Perfeccionamientos en dispositivos de conmutadores de estad sólido que comprenden un cuerpo semiconductor cuya parte principal es de un primer tipo de conductividad, una primera región del primer tipo de conductividad, una segunda región de un segundo tipo de conductividad opuesto al del primer tipo de conductividad, una región de puerta del segundo tipo de conductividad, teniendo la primera, segunda y tercera regiones de puerta una menor resistividad que la de la parte principal y estando mutuamente separadas partes de la masa principal del cuerpo semiconductor, siendo los parámetros del dispositivo de tal naturaleza que, alimentándose un primer voltaje a la región de puerta, se forma una región de puerta, se forma una región de transmisión…
Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .