(03/06/2020) Un aparato de recepción que comprende: - un receptor para recibir una o más corrientes de transmisión, - un convertidor inverso para convertir de manera inversa la una o más corrientes de transmisión a valores de constelación, y - un aparato de demodulación y descodificación para demodular valores de constelación de una constelación a palabras de celda y para decodificar palabras de celda a palabras de datos de salida, en donde se utilizan dieciséis puntos de constelación de la constelación, definiendo los dieciséis puntos de constelación una posición sobre un sistema de coordenadas Cartesiano que representa números complejos con componentes…

(10/07/2019) Un método realizado por un sistema de una red de comunicación inalámbrica para determinar las condiciones de transmisión para un flujo de medios en tiempo real a ser transmitido de manera inalámbrica a un primer Equipo de Usuario, UE, que reside en una primera celda servida por una primera estación base de la red, comprendiendo el método: obtener estadísticas de la red de radio de la primera celda, comprendiendo las estadísticas de la red de radio datos de la red de radio para individuos de una pluralidad de UE en la primera celda, caudal de UE para individuos de la pluralidad de UE, y pérdida de paquetes de UE para individuos de la pluralidad de UE; obtener , en un segundo punto de tiempo que se produce más tarde en el tiempo que la obtención de las estadísticas de la red de radio,…

(03/07/2019) Un procedimiento de intercalación de bits para intercalar bits de una palabra de código generada en base a un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico, que incluye un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetir-acumular, comprendiendo el procedimiento de intercalación de bits: una etapa de permutación de bloque cíclico de aplicación de un procedimiento de permutación de bloque cíclico a la palabra de código compuesta de N bloques cíclicos que consiste cada uno en Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación…

(03/04/2019) Un dispositivo de descodificación que descodifica un flujo de bits de una señal de imagen codificada (Str) que comprende un flujo de cabecera (Str_H) y un flujo de trama (Str_F), incluyendo el flujo de cabecera (Str_H) información de cabecera que es información común de una señal de imagen entera correspondiente a datos de sección que comprenden una serie de macrobloques, e incluyendo el flujo de trama (Str_F) información de trama que es la propia señal de imagen correspondiente a los datos de sección que comprenden la serie de macrobloques, en donde el flujo de bits (Str) es generado por las siguientes unidades que…

(06/03/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica, que incluye un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consiste en Q bits, para reordenar los bits de la palabra de código de acuerdo con una regla…

(28/02/2019) Un método de entrelazado de bits para entrelazar bits de una palabra de código generada en base a un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica, que incluye un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica de repetir-acumular, comprendiendo el método de entrelazado de bits: un paso de permutación de bloque cíclico consistente en aplicar un proceso de permutación de bloque cíclico a la palabra de código constituida por N bloques cíclicos, cada uno de los cuales consta de Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación de los bloques cíclicos; un paso de permutación de bit consistente en aplicar un proceso…

(26/02/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de comprobación de paridad de baja densidad casi cíclica, incluyendo un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consistiendo en Q bits, para reordenar los bits de la palabra de código de acuerdo con una…

(25/01/2019) Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código comprobación de paridad de baja densidad, LDPC (Low Density Parity Check), que tiene una longitud de código de 64.800 bits y una tasa de codificación de 18/30 en base a una matriz de comprobación de paridad del código LDPC, en el que el código LDPC incluye bits de información y bits de paridad, la matriz de comprobación de paridad incluye una parte de matriz de información de dimensión MxK correspondiente a los bits de información y una parte de matriz de paridad de dimensión MxM correspondiente a los bits de paridad, y en el que K = 38.880…

(03/10/2018) Un método de codificación de datos de ráfagas, en el que el método comprende: seleccionar un tipo de codificación de corrección de errores hacia adelante, FEC, de acuerdo con una longitud de datos a codificarse en los datos de ráfagas y una correspondencia entre una longitud de datos y un tipo de codificación de FEC, en el que hay al menos dos intervalos de longitud de datos diferentes que se corresponden respectivamente a dos tipos de codificación de FEC primero y segundo diferentes; caracterizado por que el método comprende adicionalmente: realizar codificación de FEC de una palabra de código en los datos a codificarse de acuerdo con uno primero seleccionado de los tipos de codificación de FEC; cuando los datos a codificarse no se codifican completamente, determinar…

(25/10/2017) Un aparato de codificación para llevar a cabo una codificación mediante un código de Comprobación de Paridad de Baja Densidad, LDPC, que comprende: medios de codificación adaptados para llevar a cabo una codificación LDPC de bits de información en palabras de código LDPC que tienen una longitud de código de N ≥ 64.800 bits, una longitud de paridad de M ≥ 21.600 bits y una tasa de codificación de r ≥ 2/3; en donde la codificación LDPC se lleva a cabo según una matriz de comprobación de paridad MxN del código LDPC, y dicha matriz de comprobación de paridad MxN incluye una matriz de paridad de dimensión MxM y una matriz de información de dimensión MxK, con K ≥ 43.200, en la que la matriz de paridad…

(04/10/2017) Un dispositivo de descodificación que descodifica una señal de imagen codificada (Str) que comprende un flujo de cabecera (Str_H) y un flujo de trama (Str_F), incluyendo el flujo de cabecera (Str_H) información de cabecera que es información común de una señal de imagen entera correspondiente a datos de rebanada que comprenden una serie de macrobloques, e incluyendo el flujo de trama (Str_F) información de trama que es la propia señal de imagen correspondiente a los datos de rebanada que comprenden la serie de macrobloques, comprendiendo dicho dispositivo de descodificación : un desmultiplexor configurado para recibir la señal de imagen codificada (Str) y para desmultiplexar la señal de imagen codificada (Str) en el…

(28/06/2017) Un aparato de procesamiento de datos , que comprende una sección de sustitución para asignar mb bits de código, donde m ≥ 8 y un número entero positivo predeterminado b ≥ 2, a b símbolos de m bits de símbolo, en donde los mb bits se han obtenido codificando bits de información en una palabra de código de Control de Paridad de Baja Densidad , LDPC, con una longitud de código N de 64.800 y una tasa de codificación de 2/3, los bits de código de la palabra de código LDPC que están escritos en una dirección de columna de una unidad de almacenamiento para almacenar mb bits en una dirección de fila y N/ mb bits en la dirección de columna, donde los mb…

(17/05/2017) Un aparto de decodificación para decodificar palabras de código codificadas con Comprobación de Paridad de Baja Densidad, LDPC, que comprende: una unidad de decodificación para decodificar una palabra de código LDPC en base a una matriz de comprobación de paridad, la palabra de código LDPC que tiene una longitud de código de N ≥ 64.800 bits y que se ha codificado según una tasa de codificación de r ≥ 2/3 usando la matriz de comprobación de paridad; en donde la matriz de comprobación de paridad incluye una matriz de información HA M x K y una matriz de paridad HT M x M que es una parte que corresponde a bits de paridad de la palabra de código LDPC, donde K ≥ Nr ≥ N-M ≥ 43.200, y una longitud de paridad de M ≥ 21.600; la matriz de paridad HT que tiene una estructura de escalera, en la que los elementos…

(30/11/2016) Sistema que comprende: un transmisor para transmitir un mensaje codificado a un receptor de mensaje codificado de extremo lejano , comprendiendo el transmisor : un codificador configurado para codificar un mensaje de longitud k en un mensaje codificado de longitud n con un código de bloque (n, k) lineal sistemático, teniendo el código de bloque lineal sistemático una matriz generadora [I P], en la que I representa una matriz identidad de componente de código de bloque lineal y P representa una matriz P optimizada específica que especifica bits de redundancia; y un modulador configurado para modular el mensaje codificado a uno o más tonos que forman un símbolo de multitono discreto, DMT, que usa un esquema de modulación codificada de enrejado, TCM, con un código de enrejado de tasa n/(n+1), en el que la matriz P optimizada específica…

(19/10/2016) Procedimiento de codificación con protección diferenciada aplicada a una trama (T) que comprende un conjunto de bits, efectuándose la codificación al menos a partir de un primer código corrector sistemático de tipo código LDPC, representado por un gráfico bipartito, llamado gráfico de Tanner, que comprende una pluralidad de primeros nodos, llamados nodos variables, comprendiendo dicho gráfico, además, una pluralidad de segundos nodos, llamados nodos de control, conectándose cada nodo variable a al menos un nodo de control por una rama, llamándose al número de ramas conectadas a un nodo variable grado del nodo variable, en el que cada nodo variable se asocia a un bit de una palabra de dicho primer código,…

(20/07/2016) Procedimiento para codificar datos digitales para transmisión en una fibra óptica plástica , comprendiendo el procedimiento las etapas de: codificar datos digitales de entrada mediante una codificación clase lateral de dos niveles que incluye: separar los datos digitales de entrada solamente en una primera parte y una segunda parte de datos, cada una con un número predeterminado de bits incluyendo asignar cíclicamente un primer número predeterminado de bits a la primera parte y un segundo número predeterminado de bits a la segunda parte; codificar la primera parte de datos con un primer código BCH acortado en un primer nivel; en el primer nivel, asignar la primera parte codificada sobre símbolos de una primera constelación de modulación por amplitud en cuadratura de múltiples…

(10/11/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después…

(12/08/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después del proceso de permutación de bits, en una pluralidad de palabras de constelación, estando compuesta cada una de las palabras…

(05/08/2015) Un método de entrelazado de bits para el entrelazado de una palabra de código generada por una codificación cuasi cíclica de comprobación de paridad de baja densidad, QC LDPC, que emplee Q×Q matrices circulantes, incluyendo una codificación QC LDPC de acumulación repetitiva, comprendiendo el método de entrelazado de bits: una etapa de permutación del bloque cíclico de aplicación de un proceso de permutación del bloque cíclico a la palabra de código compuesta de N bloques cíclicos consistente cada uno en Q bits del bloque cíclico, de modo que redispongan los N bloques cíclicos de acuerdo con una regla de permutación…

(22/07/2015) Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo…

(25/06/2014) Método de codificación de corrección de errores para codificar en serie datos digitales de origen, que tienen la forma de una trama , en el cual dichos datos pueden estar clasificados en N clases, siendo N un número entero igual a al menos 2, caracterizado por que comprende: - un primer paso de codificación de convolución sistemática recursiva de los datos de la clase 1 ; - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (108n+1) de un conjunto formado por los datos de la clase n+1 (102n+1), los datos sistemáticos y los datos de paridad de un paso de codificación anterior; - codificación (n+1)-ésima (110n+1) de convolución sistemática recursiva de datos formados por el resultado del mezclado n-ésimo

(25/06/2014) Método de codificación de corrección de errores para codificar en paralelo datos digitales denominados de origen, que tienen la forma de una trama , donde dichos datos pueden estar clasificados en N clases (1021, 1022, 1023, 102i), siendo N un número entero igual a al menos 2, caracterizado porque comprende: - un primer paso de codificación de convolución sistemática recursiva de datos a codificar, formados por los datos de la clase 1 ; y - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (304n+1) de un conjunto formado por los datos de la clase n+1 (102n+1) y los datos sistemáticos de la codificación anterior; - codificación (n+1)-ésima (306n+1) de convolución sistemática recursiva de datos a codificar, formados…

(29/10/2013) Un método para codificar señales, comprendiendo el método: codificar un mensaje de entrada en una contraseña con un codificador de Comprobación de Paridad de Baja Densidad (LDPC) donde la etapa de codificar comprende: recibir bits de información, i0, i1,..., im, ..., ikldpc-1, inicializar bits de paridad, p0, p1, ..., pj, pnldpc-kldpc-1, de un código de Comprobación de Paridad de Baja Densidad (LDPC) que tiene un índice de código de 4/5, 3/5, 8/9 o 9/10 de acuerdo con p0 ≥ p1 ≥ ... ≥ pnldpc-kldpc-1 ≥ 0; generar, en base a los bits de información, bits de paridad al acumular los bits de información realizando operaciones para cada bit de información, im, pj ≥ pj im para cada valor correspondiente de j, y posteriormente…

(21/08/2013) Un aparato para transmitir al menos una señal de difusión que tiene datos de Conexión de Capa Física, PLP, para llevar un flujo de servicio, el aparato comprende: medios para codificación exterior de los datos de PLP; medios para codificar por Comprobación de Paridad de Baja Densidad, LDPC, los datos de PLPcodificados exteriores, para la corrección de error de envío y emitir una Trama de corrección de error deenvío, FECFrame, de los datos PLP codificados por LDPC; medios para establecer correspondencia de la FECFrame sobre una constelación de Modulación deAmplitud en Cuadratura, QAM, para formar, una Trama de corrección de error de envío compleja,XFECFrame; medios para insertar una Cabecera FECFrame delante de XFECFrame; medios…

(04/01/2012) Transmisor para la transmisión de al menos una señal de difusión que tiene datos PLP (conexión de capa física) para llevar un flujo de servicio a un receptor que incluye una ventana de sintonizador de 3408 portadoras, que comprende: medios para codificar por LDPC los datos PLP, para la corrección de error sin canal de retorno y emitir una trama de corrección de error sin canal de retorno, FECFrame, de los datos PLP codificados por LDPC; medios para convertir FECFrame en una trama de corrección de error sin canal de retorno compleja, XFECFrame, mediante constelación QAM, en el que XFECFrame es una FECFrame mapeada sobre una constelación QAM; medios para insertar una cabecera FECFrame delante de XFECFrame; medios para formar al menos un segmento de datos basándose en FECFrame y la cabecera FECFrame; caracterizado…

(23/03/2011) Procedimiento de generación de un flujo de datos codificados, comprendiendo el flujo de datos codificados paquetes y una primera cabecera (SSI 1 ) presente al comienzo del flujo de datos codificados, estando la primera cabecera (SSI 1 ) asociada con un primer paquete de los paquetes y comprendiendo información significativa de fuente que incluye una desviación que indica una posición de inicio del primer paquete, primera cabecera (SSI 1 ) que se ha incorporado en el flujo de datos codificados en una capa de aplicación, caracterizado porque el procedimiento comprende incluir una cabecera (h(l)) adicional en el flujo de datos codificados en una capa posterior; y actualizar la desviación

(04/06/2010) Un aparato de transmisión de señales incluyendo: - un modulador operable para modular un flujo de datos para producir una señal modulada según PSK de nivel m o QAM de nivel m, donde m es un entero; - un convertidor operable para convertir la señal modulada a una señal convertida que tiene una parte de símbolo efectivo y un intervalo de protección , según multiplexión por división de frecuencia ortogonal; y - un transmisor operable para transmitir la señal convertida; donde la parte de símbolo efectivo se selecciona de una pluralidad de períodos de tiempo predeterminados y el intervalo de protección se selecciona de una pluralidad de períodos de tiempo predeterminados, realizándose la selección de los períodos…

(14/05/2010) Un aparato de transmisión de señales para transmitir un primer flujo de datos y un segundo flujo de datos, incluyendo: - un modulador operable para modular el primer flujo de datos según PSK de nivel m o QAM de nivel m, modular el segundo flujo de datos según PSK de nivel n o QAM de nivel n para producir señales moduladas, y siendo n un entero igual o mayor que m y - un transmisor operable para transmitir las señales moduladas, donde dicho primer flujo de datos incluye información que representa el valor de n

(20/04/2010) Un teléfono para transmitir una señal de enlace ascendente a una estación base y recibir una primera señal de enlace descendente y una segunda señal de enlace descendente de la estación base, incluyendo: cuando la señal de enlace ascendente es transmitida desde el teléfono a la estación base: - un modulador operable para modular un flujo de datos ascendente según QPSK para producir una señal modulada, - un transmisor operable para transmitir la señal modulada como la señal de enlace ascendente, y cuando las señales de enlace descendente primera y segunda son transmitidas desde la estación base al teléfono: - un receptor operable para recibir la primera señal de enlace…

(20/04/2010) Un teléfono para transmitir una señal de enlace ascendente a una estación base y recibir una primera señal de enlace descendente y una segunda señal de enlace descendente de la estación base, incluyendo: cuando la señal de enlace ascendente es transmitida desde el teléfono a la estación base: - un modulador operable para modular un flujo de datos ascendente según QPSK para producir una señal modulada, - un transmisor operable para transmitir la señal modulada como la señal de enlace ascendente, cuando los enlaces descendentes primero y segundo son transmitidos desde la estación base al teléfono: - un receptor operable…

(17/03/2010) Un procedimiento de descodificación de imágenes para descodificar información multiplexada que incluye señales de imagen de cada unidad, en el que la información que va a descodificarse incluye información común de todas las señales de imagen e información relacionada con las señales de imagen de cada unidad, estando caracterizado el procedimiento de descodificación de imágenes por: una etapa de desmultiplexación para desmultiplexar la información común de todas las señales de imagen y la información relacionada con las señales de imagen de cada unidad a partir de la información multiplexada; una etapa de descodificación plural para descodificar la información común desmultiplexada de todas la señales de imagen usando una pluralidad de procedimientos de descodificación; y una etapa de descodificación común para descodificar la información desmultiplexada…