CIP-2021 : G11C 7/06 : Amplificadores para lectura; Circuitos asociados.
CIP-2021 › G › G11 › G11C › G11C 7/00 › G11C 7/06[1] › Amplificadores para lectura; Circuitos asociados.
G FISICA.
G11 REGISTRO DE LA INFORMACION.
G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).
G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).
G11C 7/06 · Amplificadores para lectura; Circuitos asociados.
CIP2021: Invenciones publicadas en esta sección.
Dispositivos de memoria y procedimientos de operación de los mismos.
(04/12/2019) Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que comprende:
una matriz de memoria que incluye un primer grupo de células de memoria y un segundo grupo de células de memoria acopladas a una pluralidad de líneas de bits y una pluralidad de líneas de palabras;
una pluralidad de circuitos de los amplificadores de detección acoplados a la pluralidad de líneas de bits, en el que cada circuito del amplificador de detección incluye un amplificador de detección y está configurado para detectar y amplificar una diferencia de tensión entre dos de las líneas de bits acopladas a…
Circuito de detección para RRAM.
(12/11/2019) Un dispositivo de memoria de acceso aleatorio resistivo que comprende:
una matriz de RRAM que comprende:
una pluralidad de celdas de RRAM acopladas a una línea de fuente (SL) en la que cada una de las celdas de RRAM se configura para almacenar un estado lógico y se puede seleccionar mediante una línea de bit correspondiente (BL) y una línea de palabra correspondiente (WL);
un controlador configurado para seleccionar una celda de RRAM seleccionada por una señal de línea de bit (SBL) y una línea de palabra seleccionada, en el que el controlador se configura para determinar el estado lógico almacenado en la celda de RRAM seleccionada de acuerdo con una señal de detección (SS, SCM), y en el que el controlador se configura para operar en una operación de reinicio, una operación de configuración, una operación de lectura inversa y una operación…
Dispositivo de memoria para aplicaciones de memoria resistiva.
(30/09/2013) Un dispositivo de memoria que comprende:
una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor de acceso, teniendo el transistor de acceso un primerespesor de óxido para permitir la operación de la célula de memoria a una tensión operativa; yun primer amplificador configurado para acoplar la célula de memoria a una tensión dealimentación que es mayor que un límite de tensión para generar una señal de datos basada en unacorriente que atraviesa la célula de memoria, caracterizado porque
el primer amplificador incluye un transistor de fijación de nivel que tiene unsegundo espesor de óxido que es mayor que el primer espesor…
DISPOSITIVO SENSOR PARA MEMORIA DE MATRIZ PASIVA Y METODO DE LECTURA CORRESPONDIENTE.
(01/05/2006). Ver ilustración. Solicitante/s: THIN FILM ELECTRONICS ASA. Inventor/es: THOMPSON, MICHAEL CORNELL UNIVERSITY, WOMACK, RICHARD HIGH DENSITY CIRCUITS INC.
Un dispositivo sensor para leer datos almacenados en una memoria de matriz pasiva consistente en celdas de memoria en forma de condensadores ferroeléctricos, en el que el referido dispositivo sensor detecte una respuesta de corriente correspondiente a los datos, típicamente un uno binario o un cero binario, y realice una integración de dos valores de lectura, caracterizado porque el dispositivo sensor incorpore un circuito integrador para detectar la respuesta de corriente y medios para almacenar y comparar dos valores de lectura consecutivos obtenidos en una salida del circuito integrador.
MEMORIA INTEGRADA QUE COMPRENDE UN AMPLIFICADOR DE DETECCION.
(01/12/1995). Solicitante/s: PHILIPS ELECTRONICS N.V.. Inventor/es: SEEVINCK, EVERT.
UNA MEMORIA INTEGRADA QUE COMPRENDE UN AMPLIFICADOR DE DETECCION QUE TIENE UN EFECTO DE ECUALIZACION SOBRE LOS VOLTAJES EN LAS ENTRADAS DEL AMPLIFICADOR DE DETECCION; EL AMPLIFICADOR DE DETECCION COMPRENDE UNA CONEXION PARALELA DE UNA PRIMERA Y SEGUNDA RAMA DE CORRIENTE, INCLUYENDO CADA RAMA DE CORRIENTE UN TRANSISTOR DE CONTROL CUYA FUENTE ESTA CONECTADA A UNA ENTRADA PERTINENTE Y CUYA PUERTA ESTA CONECTADA A LA SALIDA DEL TRANSISTOR DE CONTROL EN LA OTRA RAMA DE CORRIENTE, UN TRANSISTOR DE CARGA CUYA PUERTA RECIBE UNA SEÑAL DE SELECCION QUE ESTA CONECTADA EN DICHA RAMA DE CORRIENTE EN SERIE CON EL TRANSISTOR DE CONTROL.
RED DE COMPUTACION ALTAMENTE PARALELA CON VELOCIDAD DE RESPUESTA NORMALIZADA.
(16/12/1993). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY. Inventor/es: DENKER, JOHN STEWART.
EN REDES COMPUTACIONALES ALTAMENTE PARALELAS SE OBTIENEN SUPERIORES RENDIMIENTOS ECUALIZANDO LAS CONSTANTES DE TIEMPO DE LOS AMPLIFICADORES. DE ACUERDO CON UN ASPECTO DEL INVENTO, UN DISPOSITIVO DE RETROALIMENTACION SE EMPLEA DONDE ANTES ESTABA LA RESISTENCIA (FIG. 2, 22) ENTRE LA ENTRADA DE CADA AMPLIFICADOR I Y TIERRA; Y EL CONDENSADOR ENTRE LA ENTRADA DE CADA AMPLIFICADOR Y TIERRA ESTAN EN CAMBIO CONECTADOS EN PARALELO ENTRE LA ENTRADA DE CADA AMPLIFICADOR Y SU SALIDA CORRESPONDIENTE. DE ACUERDO CON OTRO ASPECTO DEL INVENTO UN DISPOSITIVO DE IMPEDANCIA AJUSTADA (FIG. 3) SE EMPLEA DONDE, POR EJEMPLO, UNA CORRIENTE CERO CON UNA CONDUCTANCIA DISTINTA DE CERO TIENE LUGAR MEDIANTE EL EMPLEO DE CONDUCTANCIAS DE IGUAL VALOR T+IJ Y T-IJ.
AMPLIFICADOR DE SENTIDO DE DOBLE FASE PARA MEMORIAS DE ACCESO ALEATORIAS.
(01/12/1991) EN COMBINACION CON UNA MEMORIA ELECTRONICA DEL TIPO QUE TIENE UNA PLURALIDAD DE ACUMULADORES DE MEMORIA (CA, ... CN) CONECTADO ENTRE DOS LINEAS DE BIT (BLT, BLC) QUE TIENEN CAPACITANCIAS DE LINEA BIT INHERENTES (C1, C2), ESTA DISPUESTO UN AMPLIFICADOR DE SENTIDO MEJORADO COMPRENDIDO EN DOS FASES. UNA PRIMERA FASE INCLUYE UNA PRIMERA LLAVE DE CIERRE QUE TIENE UN DISPOSITIVO INDICADOR (T5) CONTROLADO POR UNA PRIMERA SEÑAL DE CONTROL (SSA) Y CONMUTADORES DE BIT (T6, T7) CONECTADOS ENTRE LOS NODOS COMUNES DE DICHA LLAVE Y DICHAS LINEAS DE BIT, Y CONTROLADOS POR UNA SEÑAL DE CONTROL CONMUTADOR DE BIT (BS)…
PERFECCIONAMIENTOS INTRODUCIDOS EN UN PREAMPLIFICADOR PARA DETECCION DE SEÑALES.
(16/01/1978). Solicitante/s: INTERNATIONAL BUSINES MACHINES CORPORATION..
Perfeccionamientos introducidos en un preamplificador para detección de señales que comprende primeros y segundos dispositivos accionables por transferencia de carga, cada uno de los cuales tiene primeros y segundos electrodos portadores de corriente y un electrodo de control, estando dichos primeros y segundos dispositivos accionables, acoplados con señales de entrada que han de ser detectadas; medios para acoplar dicho segundo electrodo de dicho primer dispositivo accionable con dicho electrodo de dicho primer dispositivo accionable con dicho electrodo de control de dicho segundo dispositivo accionable en un primer modo; medios para acoplar dicho segundo electrodo de dicho segundo dispositivo accionable con dicho electrodo de control de dicho primer dispositivo accionable en un segundo nodo.
