CIP 2015 : H01L 27/06 : con una pluralidad de componentes individuales en una configuración no repetitiva.

CIP2015HH01H01LH01L 27/00H01L 27/06[3] › con una pluralidad de componentes individuales en una configuración no repetitiva.

Notas[n] desde H01L 27/01 hasta H01L 27/28:
  • En los grupos H01L 27/01 - H01L 27/28, se aplica la regla del último lugar, es decir en cada nivel jerárquico, salvo que se indique lo contrario, la clasificación se realiza en el último lugar apropiado.

H SECCION H — ELECTRICIDAD.

H01 ELEMENTOS ELECTRICOS BASICOS.

H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctrica en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación).

H01L 27/00 Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común (detalles H01L 23/00, H01L 29/00 - H01L 51/00; conjuntos que consisten en una pluralidad de dispositivos de estado sólido individuales H01L 25/00).

H01L 27/06 · · · con una pluralidad de componentes individuales en una configuración no repetitiva.

CIP2015: Invenciones publicadas en esta sección.

Sistemas en paquetes.

(19/02/2020) Un sistema en paquete que comprende: un portador ; un primer chip encima de dicho portador , en el que dicho primer chip comprende un primer sustrato semiconductor que tiene un grosor de entre 1 y 50 micrómetros, una primera capa metálica (34 o 26) debajo de una superficie inferior de dicho primer sustrato semiconductor , y una primera capa dieléctrica debajo de dicha superficie inferior de dicho primer sustrato semiconductor y encima de dicha primera capa metálica (34 o 26); un segundo chip encima de dicho portador , en el que dicho segundo chip comprende un segundo sustrato semiconductor que tiene una superficie superior (58s) sustancialmente coplanaria con una superficie superior (58s) de dicho primer sustrato semiconductor , en el que dicho segundo chip está separado de dicho primer chip ; un material de relleno…

Dispositivo de PHEMT de enriquecimiento/empobrecimiento y método de fabricación del mismo.

(23/07/2014) Estructura epitaxial estratificada para dispositivos (1; 1') de PHEMT de enriquecimiento y empobrecimiento, que comprende: * una capa de superred y tampón; * una capa barrera de soporte no dopada formada sobre la capa de superred y tampón y compuesta por aluminio galio arsénido (AlGaAs); * una capa de dopado delta de soporte dopada formada sobre la capa barrera de soporte; * una capa separadora de soporte no dopada formada sobre la capa de dopado delta de soporte y compuesta por aluminio galio arsénido (AlGaAs); * una capa canal no dopada formada sobre la capa separadora de soporte y compuesta por indio galio arsénido (InGaAs); * una capa separadora no dopada formada sobre la capa canal y compuesta por aluminio galio arsénido (AlGaAs); * una capa de dopado delta formada…

CMOS DE CARBURO DE SILICIO Y METODO DE FABRICACION.

(01/09/2004) DISPOSITIVO MONOBLOQUE DE CMOS INTEGRADO, FORMADO EN CARBURO DE SILICIO Y METODO PARA LA FABRICACION DEL MISMO. EL INSTRUMENTO DE CMOS INTEGRADO INCLUYE UNA CAPA DE CARBURO DE SILICIO DE UN TIPO DE PRIMERA CONDUCTIVIDAD CON UNA REGION HUNDIDA DE UN TIPO DE SEGUNDA CONDUCTIVIDAD FORMADO EN LA CAPA DE CARBURO DE SILICIO. UN TRANSISTOR COMPLEMENTARIO MOS DE EFECTO DE CAMPO SE FORMA EN LA REGION HUNDIDA Y UN TRANSITOR MOS COMPLEMENTARIO DE EFECTO DE CAMPO SE FORMA EN LA CAPA DE CARBURO DE SILICIO. EL METODO DE FABRICACION DEL CMOS DE CARBURO DE SILICIO INCLUYE LA FORMACION DE UNA REGION HUNDIDA DE UNA CONDUCTIVIDAD OPUESTA EN UNA CAPA DE CARBURO DE SILICIO POR IMPLANTACION DE ION. LOS CONTACTOS DE FUENTE Y DRENAJE TAMBIEN ESTAN FORMADOS POR IMPLANTACION SELECTIVA DE ION EN LA CAPA DE CARBURO DE SILICIO Y EN LA…

CIRCUITO LIMITADOR DE POTENCIA-TENSION.

(16/11/1997) SE DESCRIBE UN CIRCUITO TRANSISTORIZADO DE POTENCIA PARA LOGRAR UNA TENSION LIMITADORA, CON: ENTRE LA BASE Y EL EMISOR DEL TRANSISTOR DE POTENCIA; SPOSICION DE DIODOS ZENER (D) CON UNA TENSION DE PASO PREDETERMINADA, ELEGIDA DE TAL FORMA QUE, PERMANECE EN TODO EL MARGEN DE TEMPERATURA, PARA LA QUE SE HA PREVISTO EL CIRCUITO, CON LA TENSION LIMITADORA, CUYA DISPOSICION DE DIODOS SE ENCUENTRA EN DIRECCION AL BLOQUEO ENTRE EL COLECTOR Y LA BASE DEL TRANSISTOR DE POTENCIA; Y ZENER ENTRE EL COLECTOR Y LA BASE DEL TRANSISTOR DE POTENCIA; ES DE RESISTENCIA SE HAN DIMENSIONADO DE TAL MODO QUE, LA TENSION COLECTOR-EMISOR…

ESTRUCTURA Y CIRCUITO DE PROTECCION QUE COMPRENDE UN RECTIFICADOR DE SILICIO MANDADO CON TENSION DE DISPARO REDUCIDA.

(16/10/1997). Solicitante/s: SARNOFF CORPORATION SHARP CORPORATION. Inventor/es: AVERY, LESLIE, RONALD 565 KINGWOOD-LOCKTOWN ROAD.

SE PRESENTA UN DISPOSITIVO DE VOLTAJE DE BAJA RUPTURA PARA PROTEGER UN CIRCUITO INTEGRADO DE UNA ENERGIA TRANSITORIA. ESTE DISPOSITIVO SUMINISTRA UN SCR QUE TIENE UN VOLTAJE DE DISPARO REDUCIDO COMPATIBLE CON LOS PROCESADORES SUBMICRONICOS DE FABRICACION DE CIRCUITOS INTEGRADOS. TAMBIEN SE PRESENTA UN CIRCUITO DE PROTECCION SCR DE VOLTAJE DE RUPTURA.

PROCEDIMIENTO PARA LA PRODUCCION DE DISPOSITIVOS TRANSISTORES EN AREAS SELECCIONADAS DE UNA LAMINA SEMICONDUCTORA.

(16/01/1989) UN PROCEDIMIENTO PARA FABRICAR TRANSISTORES BIPOLARES Y CMOS SOBRE UN SUSTRATO DE SILICIO DEL TIPO P-. EL SUSTRATO DE SILICIO TIENE LOS POZOS ENTERRADOS N+ HABITUALES Y REGIONES DE OXIDO DE CAMPO PARA AISLAR LOS DISPOSITIVOS TRANSISTORES INDIVIDUALES. DE ACUERDO CON EL PROCEDIMIENTO, SE CREAN PILAS DE MATERIAL SOBRE LOS ELEMENTOS DE PUERTA DE LOS DISPOSITIVOS CMOS Y SOBRE LOS ELEMENTOS EMISORES DE LOS TRANSISTORES BIPOLARES. LAS PILAS DE MATERIAL SOBRE LOS ELEMENTOS DE PUERTA TIENEN UNA CAPA DE PUERTA DE DIOXIDO DE SILICIO EN CONTACTO CON LA CAPA EPITAXIAL DEL SUSTRATO Y LAS PILAS DE MATERIAL, SOBRE LOS ELEMENTOS EMISORES, TIENEN UNA CAPA DE SILICIO POLICRISTALINO EN CONTACTO CON LA CAPA EPITAXIAL. SE CREAN PAREDES…

UN CONMUTADOR SEMICONDUCTOR DE ALTA TENSION.

(01/12/1982). Solicitante/s: STANDARD ELECTRICA, S.A..

CONMUTADOR SEMICONDUCTOR DE ALTA TENSION. CONSTA DE UNA REGION SEMICONDUCTORA TIPO N QUE PROPORCIONA UN DRENAJE A UN TRANSISTOR MOS Y UNA BASE PARA UN TRANSISTOR PNP, TENIENDO DICHOS TRANSISTORES MOS Y PNP LA MISMA CORRIENTE DE BASE Y DRENAJE; DE UNA PRIMERA REGION SEMICONDUCTORA TIPO P DISPUESTA EN DICHA REGION N, QUE PROPORCIONA UN COLECTOR Y UN EMISOR PARA DICHO TRANSISTOR PNP; DE UNA SEGUNDA REGION SEMICONDUCTORA TIPO P DISPUESTA EN LA CITADA REGION N, QUE PROPORCIONA EL OTRO COLECTOR Y EMISOR PARA EL TRANSISTOR PNP; DE UNA REGION SEMICONDUCTORA TIPO P DISPUESTA EN LA REGION N, QUE PROPORCIONA UNA PUERTA AL TRANSISTOR MOS; Y DE UNA REGION SEMICONDUCTORA TIPO N DISPUESTA EN LA REGION P, QUE PROPORCIONA UNA FUENTE PARA EL TRANSISTOR MOS.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .