Arquitectura de comunicación y control de módulo de transmisión/recepción para matriz activa.

Un sistema de control distribuido que comprende un sistema de antena de matriz activa (500) con por lo menos un conjunto de muchos módulos de transmisión/recepción (T/R) (440),

cada módulo de T/R comprendiendo un elemento radiador dispuesto en una matriz o submatriz, un elemento de desplazador de fase (442) y un conjunto de elementos de conmutación de RF (448A, 448B) para configurar el módulo de T/R (440) para modos de transmisión o recepción, el sistema de antena (500) dispuesto para generar un haz de matriz de transmisión o recepción, el sistema de control comprendiendo:

un procesador (502) para controlar el por lo menos un conjunto de módulos de T/R (440), el procesador (502) configurado para propagar señales de comando para configurar los elementos del módulo de T/R (440) para el modo de transmisión o recepción y dirigir el haz de la matriz en una dirección deseada, y en donde las señales de comando para dirigir el haz de la matriz incluyen datos de pendiente de fase comunes a todos los módulos de T/R (440)en dicho conjunto;

una función de control de dirección de haz implementada en cada módulo de T/R, configurada para convertir dichos datos de pendiente de fase en datos de fase para establecer el elemento de desplazador de fase asociado con cada módulo de T/R respectivo a una configuración de desplazamiento de fase para la dirección del haz asociada con dichos datos de pendiente de fase; y

en donde el por lo menos un conjunto de módulos de T/R (440) están dispuestos en una pluralidad de filas, y un primer módulo de T/R en cada fila es un módulo de T/R maestro (440-1A) y el resto de módulos de TR en cada fila son módulos de T/R esclavos (440-1B), en donde el módulo de T/R maestro (440-1A) para cada fila recibe las señales de comando del procesador y propaga las señales de comando en un bus a los módulos de T/R esclavos correspondientes (440-1B) en la fila;

en donde la pluralidad de filas están dispuestas como conjuntos de filas pares e impares, y en donde el módulo de T/R maestro para cada fila par también propaga las señales de comando a los módulos de T/R esclavos en una fila impar correspondiente en dicho bus;

en donde el módulo de T/R para cada fila par está normalmente deshabilitado para propagar las señales de comando a los módulos de T/R esclavos conectados en dicho bus, e incluye circuitos lógicos para determinar una condición de erro en la que las señales de comando del procesador no coinciden con las señales propagadas del módulo de T/R maestro de la fila par correspondiente, y se activa para propagar las señales de comando a los módulos de T/R esclavos en dicho bus en la fila impar en la fila par correspondiente.