Sistema y procedimiento para determinar una dirección de un elemento dentro de una tabla.
Un procedimiento que comprende:
ejecutar una sola instrucción (216) para identificar una ubicación de un elemento (207) dentro de una tabla (206) que está configurada para almacenar múltiples longitudes de datos,
con la tabla almacenada en una memoria (202), con la única instrucción ejecutable por un procesador para:
extraer (502) datos de campo de bits de un primer registro (222);
determinar una desviación de bits, en el que la desviación de bits se basa en una longitud de datos del elemento dentro de la tabla y la desviación de bits es diferente para cada longitud de datos; e
insertar (504) los datos del campo de bits en un segundo registro (224) que tiene una parte de dirección de tabla (228) y una parte de índice (230), en un punto de inserción en la parte de índice del segundo registro basado en la desviación de bits, con el segundo registro que incluye una dirección de tabla,
en el que la dirección de tabla y los datos del campo de bits forman una dirección indexada al elemento dentro de la tabla.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2008/084189.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.
Inventor/es: CODRESCU,LUCIAN, KRITHIVASAN,SHANKAR, ZENG,MAO, PLONDKE,ERICH J.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F9/30 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones de máquinas, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22).
- G06F9/315 G06F 9/00 […] › Control de las operaciones de transferencia, de desplazamiento o de rotación.
- G06F9/355 G06F 9/00 […] › Direccionamiento indexado.
PDF original: ES-2725800_T3.pdf
Patentes similares o relacionadas:
Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]
AMPLIACION DE MEMORIA DE PROGRAMA PARA MICROPROCESADORES., del 16 de Marzo de 2007, de SCHENCK VIBRO GMBH: LA INVENCION SE REFIERE A LA AMPLIACION DE LA MEMORIA DE PROGRAMA PARA MICROPROCESADORES , CONECTADOS VIA BUS DE DIRECCIONES Y DATOS CON ELEMENTOS DE MEMORIA (3, […]
PILA DE TRANSACCIÓN PARA DISPOSITIVOS ELECTRÓNICOS QUE INCLUYEN MEMORIAS NO VOLÁTILES CON UN NÚMERO LIMITADO DE CICLOS DE ESCRITURA, del 13 de Enero de 2011, de INCARD SA: Procedimiento para implementar una pila de transacciones en un dispositivo electrónico que incluye una parte de memoria no volátil con ciclo de escritura limitado […]
INSTRUCCIONES DE ASISTENCIA AL TRATAMIENTO DE UN MENSAJE CIFRADO, del 16 de Agosto de 2007, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método de cifrar o descifrar almacenamiento de un entorno de ordenador, comprendiendo dicho método: especificar, mediante una instrucción de microprocesador, […]
Método y equipo para realizar una reorganización de bits de un vector, del 29 de Julio de 2020, de INTEL CORPORATION: Un procesador que comprende:
un decodificador para decodificar una instrucción de reorganización de bits de un vector, comprendiendo […]
Control de ejecución de hilos en un procesador multihilo, del 24 de Junio de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para controlar la ejecución de hilos en un entorno informático, comprendiendo dicho método: detener , mediante un hilo […]
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Operaciones SIMD de anchura mixta que tienen operaciones de elementos pares y de elementos impares usando un par de registros para elementos de datos anchos, del 25 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento para realizar una operación de tipo "una instrucción, múltiples datos" (SIMD) de anchura mixta, comprendiendo el procedimiento: recibir , […]