Inodoro con un sistema de limpieza inteligente.

1. Un inodoro con un sistema de limpieza inteligente que comprende un inodoro,

en donde el inodoro comprende una placa de control del circuito, la placa de control de circuito está provista de un circuito de control, y el circuito de control se conecta, respectivamente, a una primera válvula de control, una segunda válvula de control y una tercera válvula de control; y en donde la primera válvula de control controla una primera línea de tubería de descarga, la segunda válvula de control controla una segunda línea de tubería de descarga y la tercera válvula de control controla una tercera línea de tubería de descarga.

2. El inodoro con el sistema de limpieza inteligente de acuerdo con la reivindicación 1, en el que el agua descargada de la primera línea de tubería de descarga fluye a lo largo de una cavidad superior, después en una trayectoria curva y finalmente hacia una salida inferior del inodoro; el agua descargada de la segunda línea de descarga entra directamente en la trayectoria curva y después a la salida inferior del inodoro; y el agua descargada desde la tercera línea de tubería de descarga entra primero en la primera línea de tubería de descarga y, a continuación, sigue la misma trayectoria que la del agua descargada de la primera línea de tubería de descarga.

3. El inodoro con el sistema de limpieza inteligente de acuerdo con la reivindicación 1, en el que el circuito de control comprende un chip integrado U1, una clavija A2 del chip integrado U1 está conectada a una resistencia R7, la resistencia R7 está conectada a un LED L1, una clavija B5 del chip integrado U1 está conectada a una resistencia R9, la resistencia R9 está conectada a un transistor Q8, el transistor Q8 está conectado a un transistor Q7, el transistor Q7 está conectado a una resistencia R4, una clavija B4 del chip integrado U1 está conectada a una resistencia R8, la resistencia R8 está conectada a un transistor Q6, el transistor Q6 está conectado a un transistor Q5, el transistor Q5 está conectado a una resistencia R3, y la resistencia R3 y la resistencia R4 están conectadas a un botón LB; una clavija A1 del chip integrado U1 está conectada a una resistencia R6, la resistencia R6 está conectada a un transistor Q4, el transistor Q4 está conectado a un transistor Q3, el transistor Q3 está conectado a una resistencia R2, una clavija B6 del chip integrado U1 está conectada a una resistencia R5, la resistencia R5 está conectada a un transistor Q2, el transistor Q2 está conectado a un transistor Q1, el transistor Q1 está conectado a una resistencia R1, y la resistencia R1 y la resistencia R2 están conectadas a un botón LA; una clavija AO del chip integrado U1 está conectada a una resistencia R10 y a un botón S1, el chip integrado U1 está conectado a un condensador C1 y a un diodo D1, el condensador C1 está conectado a un botón S1, el diodo D1 está conectado al transistor Q1, al transistor Q3, al transistor Q5, al transistor Q7 y a una fuente de alimentación.