Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple.

Un sistema informático, que comprende:

una configuración (102) que comprende un núcleo configurable entre un modo de subproceso único (ST) y un modo de subprocesamiento múltiple (MT),

el modo ST que se dirige a un subproceso primario y el modo MT que se dirige al subproceso primario y a uno o más subprocesos secundarios sobre recursos compartidos del núcleo; y

una facilidad de subprocesamiento múltiple (103) configurada para controlar la utilización de la configuración, en donde la facilidad de subprocesamiento múltiple está adaptada para:

acceder al subproceso primario en el modo ST usando un valor de dirección de núcleo;

conmutar del modo ST al modo MT; y

acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT, y caracterizado por que la facilidad de subprocesamiento múltiple está adaptada para acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT usando un valor de dirección expandido, comprendiendo el valor de dirección expandido el valor de dirección de núcleo concatenado con un valor de dirección de subproceso.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/EP2015/055447.

Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: NEW ORCHARD ROAD ARMONK, NEW YORK 10504 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SLEGEL,TIMOTHY, GREINER,Dan, FARRELL,Mark, OSISEK,DAMIAN LEO, BRADBURY,JONATHAN DAVID, KUBALA,JEFFREY PAUL, SCHMIDT,DONALD WILLIAM, BUSABA,FADI YUSUF, HELLER,LISA CRANTON.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F9/38 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidad de control (control por programa para dispositivos periféricos G06F 13/10). › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.
  • G06F9/50 G06F 9/00 […] › Asignación de recursos, p.ej. de la unidad central de procesamiento (CPU).

PDF original: ES-2673903_T3.pdf

 

  • Fb
  • Twitter
  • G+
  • 📞

Patentes similares o relacionadas:

Técnicas de comunicación entre procesadores en una plataforma informática de múltiples procesadores, del 23 de Noviembre de 2016, de QUALCOMM INCORPORATED: Un aparato que comprende: medios para colocar una pluralidad de comandos en una cola de comandos en respuesta a la recepción de una o más instrucciones […]

Procesador de señal digital, del 20 de Abril de 2016, de MediaTek Sweden AB: Un conjunto de procesadores, que comprende un primer procesador que tiene un primer núcleo que comprende una memoria de programa , la lógica cuestión […]

Aparato y método de compensación de desfase de reloj, del 19 de Febrero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Circuito de sincronización para resincronizar datos desde un reloj de entrada a un reloj de salida, estando caracterizado el circuito porque presenta: un primer circuito […]

Imagen de 'Reserva de recursos sincronizados de tiempo en redes con paquetes…' Reserva de recursos sincronizados de tiempo en redes con paquetes conmutados, del 16 de Octubre de 2013, de THOMSON LICENSING: Método para programar unas reservas de recursos en una red de comunicaciones con paquetes conmutados quecomprende unos nodos extremos (Hi) […]

Microprocesador con selección automática de paralelismo SIMD, del 18 de Julio de 2012, de QUALCOMM INCORPORATED: Un procedimiento que comprende: monitorizar una pluralidad de instrucciones en una cola de instrucciones de un procesador quecomprende una pluralidad […]

Imagen de 'Procedimiento y aparato para la gestión proactiva de memoria…' Procedimiento y aparato para la gestión proactiva de memoria intermedia de direcciones de bifurcación de destino, del 6 de Junio de 2012, de QUALCOMM INCORPORATED: Un sistema de predicción de bifurcaciones de múltiples etapas que comprende: una memoria intermedia de direcciones de bifurcación de destino BTAC […]

Imagen de 'Mecanismo para una atomicidad fuerte en un sistema de memoria…' Mecanismo para una atomicidad fuerte en un sistema de memoria transaccional, del 23 de Mayo de 2012, de INTEL CORPORATION: Un procedimiento para proporcionar mecanismos para una atomicidad fuerte en un sistema de memoriatransaccionalcaracterizado por: detectar una […]

MINIMIZACIÓN DE LAS BARRERAS DE MEMORIA CUANDO SE IMPONEN SOLICITUDES FUERTEMENTE ORDENADAS EN UN SISTEMA DE PROCESAMIENTO DÉBILMENTE ORDENADO, del 22 de Junio de 2011, de QUALCOMM INCORPORATED: Un sistema procesador débilmente ordenado que comprende: una pluralidad de dispositivos de memoria; una pluralidad de procesadores , estando configurado […]