18 inventos, patentes y modelos de GREINER,Dan

Procesamiento transaccional.

(17/04/2019) Un método de controlar la ejecución de una transacción en un entorno informático, comprendiendo el método los pasos de: Iniciar, mediante un procesador, la ejecución de una transacción en un modo de transacción a través de una instrucción de inicio de transacción, la instrucción de inicio de transacción para iniciar cualquiera de entre un primer tipo de transacción o un segundo tipo de transacción, comprendiendo la transacción una pluralidad de instrucciones a ser ejecutadas, e indicando de manera explícita la instrucción de inicio de transacción mediante un campo en la instrucción de inicio de transacción que se ha iniciado el primer tipo de transacción o el segundo tipo de transacción; en base a que la transacción sea el segundo tipo de transacción, la ejecución fija un código de condición a un primer valor, en base…

Guardar/restablecer registros seleccionados en procesamiento transaccional.

(13/03/2019) Un método para facilitar el procesamiento de transacciones dentro de un entorno de computación, comprendiendo dicho método: obtener una instrucción de inicio de transacción, comprendiendo la instrucción de inicio de transacción un opcode que especifica una instrucción de inicio de transacción de un tipo particular, y un campo que especifica una máscara de guardar de registro general que tiene una pluralidad de bits, cada uno de los cuales representa un par de registros par-impar generales, y cuando el bit tiene un valor el par de registro par-impar correspondiente se guarda y cuando el bit tiene el otro valor el par de registro par-impar correspondiente no se guarda, para que la instrucción de inicio de transacción inicie una transacción, y la máscara de guardar de registro general especifique explícitamente…

Filtrado de interrupción de programa en ejecución transaccional.

(13/03/2019) Un método para gestionar interrupciones en un entorno informático, el método comprendiendo las etapas de iniciar, por un procesador, una transacción mediante la ejecución de una instrucción transaction begin , la transacción retrasando, de manera eficaz, el compromiso de almacenamientos transaccionales con la memoria principal hasta la finalización de una transacción seleccionada, el método caracterizado por que: la instrucción transaction begin incluye un campo que especifica un control de filtrado de interrupción de programa, el control de filtrado de interrupción de programa controlando si ciertas clases de condiciones de excepción de programa que ocurren mientras el procesador está en el modo de ejecución transaccional resultan en una interrupción; detecta,…

Control de manera selectiva de ejecución de instrucciones en procesamiento transaccional.

(27/02/2019) Un método de control de ejecución de instrucciones dentro de transacciones en un procesador; en donde el procesador comprende una unidad de ejecución de punto flotante para ejecutar instrucciones de punto flotante; un registro de acceso que incluye una especificación indirecta de un elemento de control de espacio de direcciones que designa una tabla de traducción para un espacio de direcciones específico a ser usado en traducción de direcciones; en donde una transacción incluye una secuencia de instrucciones a ser completada como una única unidad atómica o a ser abortada; dicho método que comprende ejecutar, por el procesador, una instrucción de máquina de comienzo de transacción , la ejecución que comprende iniciar una transacción; caracterizado por ejecutar…

Bloque de diagnóstico de transacción.

(14/11/2018) Un producto de programa informático para proporcionar información de diagnóstico acerca de cancelaciones de transacción, comprendiendo el producto de programa informático: un medio de almacenamiento legible por ordenador, legible por un circuito de procesamiento y que almacena instrucciones para su ejecución por parte del circuito de procesamiento para llevar a cabo un método que comprende: detectar, mediante un procesador, una cancelación de una transacción, comprendiendo la transacción una o más instrucciones; siendo la transacción una transacción anidada; en el que una condición de cancelación a cualquier profundidad de anidamiento provoca la interrupción de todos los niveles de la transacción;…

Habilitación dinámica del multihilo.

(06/06/2018) Un sistema informático que comprende: una configuración que comprende un núcleo configurable entre un modo de hilo único (ST) y un modo de multihilo (MT), el modo ST abarca un hilo principal y el modo MT abarca el hilo principal y uno o más hilos secundarios en los recursos compartidos del núcleo; y una facilidad de multihilo configurada para controlar la utilización de la configuración en donde la facilidad de multihilo se adapta para ejecutar en el hilo principal en el modo ST, una instrucción de configuración del modo MT; obtener un número de hilos solicitados desde una ubicación especificada…

Instrucción de almacenamiento no transaccional.

(22/02/2017) Un producto de programa informático que comprende un medio de almacenamiento legible por ordenador que almacena instrucciones que se ejecutan sobre un sistema informático que comprende una memoria y un procesador para llevar a cabo un método que comprende: obtener, mediante el procesador, una instrucción de máquina para la ejecución, siendo definida la instrucción de máquina para ejecución por ordenador de acuerdo con una arquitectura informática, comprendiendo la instrucción de máquina : un código de operación (702a) para especificar una operación de almacenamiento no transaccional; un campo para especificar…

Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple.

(01/02/2017) Un sistema informático, que comprende: una configuración que comprende un núcleo configurable entre un modo de subproceso único (ST) y un modo de subprocesamiento múltiple (MT), el modo ST que se dirige a un subproceso primario y el modo MT que se dirige al subproceso primario y a uno o más subprocesos secundarios sobre recursos compartidos del núcleo; y una facilidad de subprocesamiento múltiple configurada para controlar la utilización de la configuración, en donde la facilidad de subprocesamiento múltiple está adaptada para: acceder al subproceso primario en el modo ST usando un valor de dirección de núcleo; conmutar del modo ST al modo MT; y acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT, y caracterizado por que la facilidad de subprocesamiento múltiple…

Instrucciones de almacenamiento/almacenamiento de bloque para la comunicación con adaptadores.

(22/10/2014) Un procedimiento para ejecutar dentro de un circuito de procesamiento, que comprende un medio de almacenamiento legible por ordenador, legible por dicho circuito de procesamiento e instrucciones de almacenamiento para su ejecución por dicho circuito de procesamiento, una instrucción de almacenamiento que comprende un campo de código de operación que identifica una instrucción de almacenamiento en adaptador, un primer campo que identifica una primera ubicación que incluye los datos a ser almacenados en un adaptador, un segundo campo que identifica una segunda ubicación, cuyos contenidos incluyen un descriptor de función que identifica el adaptador, un designación de un espacio de direcciones dentro del adaptador en el que deben almacenarse los datos, y un desplazamiento dentro del espacio de direcciones,…

Adaptadores de habilitación/deshabilitación de un entorno de ordenadores.

(12/02/2014) Un método para habilitar adaptadores en un entorno de ordenadores, que comprende las etapas de: responder para ejecutar una instrucción de Procesador Lógico de Llamada CLP expedida por un sistema operativo para habilitar un adaptador seleccionado por el sistema operativo, comprendiendo la instrucción CLP un identificador de función que identifica el adaptador y que tiene 5 un indicador de adaptador no habilitado , solicitando la instrucción CLP un número de espacios de direcciones de acceso directo a memoria DMA para ser asignados al adaptador, habilitando la ejecución uno o más espacios de dirección DMA y que comprende: a) habilitar el adaptador, en donde la habilitación…

Funcionalidad de virtualización de funciones para bloquear una función de instrucción de una instrucción multi-función de un procesador virtual.

(16/10/2013) Un procedimiento implementado por ordenador para bloquear que funciones específicas a ser realizadas por unainstrucción sean ejecutadas por un procesador lógico que ejecuta una máquina virtual, en el que el procedimientocomprende: establecer un valor de bloqueo de instrucción definido para la máquina virtual, para bloquear laejecución de una instrucción, en el que el valor de bloqueo de instrucción indica las funciones permitidas; extraer , por dicho procesador lógico, una instrucción a ser ejecutada por el procesador lógico, enel que la instrucción comprende un código de operación y especifica un código de función de entre unapluralidad de códigos de función, en el que el código de función se usa para seleccionar la función a realizarpor la instrucción,…

Traducción de direcciones de entrada/salida a direcciones de memoria.

(28/08/2013) Un método de traducción de direcciones en un entorno informático, dicho método que comprende: obtener una dirección a partir de un adaptador a ser traducida a una dirección de memoria directamenteutilizable en el acceso a la memoria del sistema del entorno informático, la dirección que comprende unapluralidad de bits, la pluralidad de bits que comprende una primera parte de bits y una segunda parte de bits;recibir un valor de intervalo de direcciones que indica un intervalo de direcciones permitidas, en donde elintervalo se define por una dirección base y un límite situado en una entrada de tabla de dispositivoasociada con el adaptador, la entrada de tabla de dispositivo situada…

Traducción dinámica de dirección con protección de búsqueda y carga.

(18/06/2013) Un método para proteger datos en un sistema de ordenador que tiene una jerarquía de tablas de traducción utilizadas para la traducción de una dirección virtual a una dirección traducida de un bloque dedatos en almacenamiento principal, comprendiendo el método: obtener la dirección virtual que ha de ser traducida; obtener un origen inicial de una tabla de traducción de dicha jerarquía de tablas de traducción, comprendiendo dichajerarquía de tablas de traducción una tabla de segmento; basándose en el origen inicial obtenido, obtener una entrada de tabla de segmento a partir de dicha tabla desegmento, configurada dicha entradas de tabla de segmento para contener un campo de control de formato; en respuesta a una función de DAT mejorada que es habilitada, determinar si dicho campo de control de formato endicha entrada…

Traducción dinámica de direcciones con control de formato.

(05/06/2013) Método de traducción de una dirección virtual en una dirección traducida de un bloque de datos enalmacenamiento principal en un sistema informático de una arquitectura de máquina que tiene una jerarquíade tablas de traducción utilizada para la traducción de dicha dirección virtual, comprendiendo elmétodo: obtener una dirección virtual a traducir; obtener una dirección de origen de una tabla de traducción de dicha jerarquía de tablas de traducción; utilizar una parte de índice de dicha dirección virtual para hacer referencia a una entrada en dicha tabla detraducción; caracterizado por determinar si está habilitado un campo de control de formato en dicha entrada de tabla detraducción, en el que un campo de control formato no habilitado de la entrada de tabla de traducción…

Equipo de extracción de tiempo de CPU.

(15/08/2012) Un método para medir el tiempo de procesamiento o tratamiento acumulado para tareas seleccionadas,mediante la ejecución de una instrucción de máquina EXTRACCIÓN DE TIEMPO DE CPU, dentro de un sistemainformático que incluye un conjunto de 16 registros accesibles por la instrucción y un temporizador de CPU, de talmanera que el método comprende: obtener, para la ejecución de la instrucción de máquina EXTRACCIÓN DE TIEMPO DE CPU definida por unaarquitectura, la instrucción EXTRACCIÓN DE TIEMPO DE CPU que comprende un campo de código op (opcode)que identifica la instrucción, un primer campo de base (B1) para identificar un primer registro y un primer campo dedesplazamiento (D1), un segundo campo de base (B2) para identificar un segundo registro y un segundo campo dedesplazamiento (D2), y un tercer registro, de tal manera que el tercer registro guarda…

Traducción dinámica de direcciones con calificador de excepción de traducción.

(28/03/2012) Procedimiento para la calificación de una excepción de traducción en una función de traducción dinamica de direcciones, capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en el almacenamiento principal en un sistema informatico, comprendiendo el procedimiento: obtener una dirección virtual a traducir; traducir dinamicamente la dirección virtual a una dirección real o absoluta de un bloque de datos deseado en el almacenamiento principal; y en respuesta a un evento de interrupción de excepción de traducción que ha ocurrido durante la traducción dinamica de direcciones de la dirección virtual, almacenar en un calificador de excepción de traducción, bits para indicar que dicha excepción de traducción era una de entre una excepción OAT…

Tradcucción de dirección dinámica con gestión de trama.

(28/03/2012) Un método para llevar a cabo una función de gestión de trama en un procesador capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en almacenamiento principal en un sistema informático de una arquitectura de máquina que tiene una jerarquía de tablas de traducción utilizadas para la traducción de dicha dirección virtual, estando definida dicha función de gestión de trama para dicha arquitectura de máquina, estando el método caracterizado por que comprende: obtener una instrucción de máquina que contiene un código de operación para una instrucción de activar clave de almacenamiento y borrar; y ejecutar la instrucción de máquina, comprendiendo: obtener un campo de gestión de trama con un campo de clave que comprende una serie de bits de…

MECANISMO DE EXTRACCIÓN DE ATRIBUTOS DE CACHÉ E INSTRUCCIÓN PARA EL MISMO.

(21/11/2011) Un método de funcionamiento de un ordenador que comprende: la extracción , por un procesador de un sistema de procesamiento, de una instrucción de máquina de caché definida para una arquitectura informática, la instrucción de máquina de caché comprende un código de operación, un identificador del operando, el identificador del operando identifica una ubicación de operando; la ejecución de la instrucción de máquina de caché comprende: sobre la base de un identificador de nivel de caché, la determinación de una caché de destino; sobre la base de un identificador de atributo de caché, la determinación de un atributo de caché que se va a extraer;…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .