Procedimiento y aparato para codificación y descodificación de canal en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad.

Un procedimiento de codificación de una palabra de información para generar una palabra clave de comprobación de paridad de baja densidad,

LDPC, y de modulación de la palabra clave LDPC para la transmisión por medio de un canal usando un código LDPC en un sistema de comunicación que incluye un extractor (1040) de matriz de comprobación de paridad, un aplicador (1020) de patrón de acortamiento, un codificador (1060) LDPC y un modulador (613);**Fórmula**

teniendo dicha matriz de comprobación de paridad de código LDPC una longitud de N1 una parte de información con una longitud de información K1 y una parte de paridad con una longitud de paridad de (N1-K1), agrupándose dichas columnas K1 en dicha parte de información en 20 grupos de columnas, donde cada grupo de columnas comprende M1 columnas, donde N1 ≥ 16.200, K1 ≥ 7.200, y M1 ≥ 360, teniendo dicha palabra clave LDPC una longitud igual a N1, teniendo K1 bits de información correspondientes a dicha parte de información de dicho código LDPC, y (N1-K1) bits de paridad que se corresponden con dicha parte de paridad de dicho código LDPC,

teniendo dicha parte de información una estructura definida por:**Fórmula**

donde:

i ≥ índice que indica el grupo de columnas iésimo;

j ≥ índice que indica la columna jésima en un grupo de columnas;

Di ≥ un grado, es decir, un número de entradas distintas de cero, de una columna 0ésima en cada grupo de columnas iésimo;

≥ posiciones de filas con un valor de 1 en una columna 0ésima en cada grupo de columnas iésimo; y (k ≥ 1, 2,..., Di) ≥ posiciones de filas con un valor de 1 en una columna jésima en un grupo de columnas iésimo,

comprendiendo el procedimiento:

extraer información de una matriz de comprobación de paridad de código LDPC;

determinar un valor de un parámetro K2 donde K2 es longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC;

para un número entero, m ≥ **Fórmula**donde 528 K2 7200, insertando bits que tiene un valor de 0 en la palabra de información en posiciones correspondientes a m grupos de columnas π (0), π (1),... π (m-1), en el que π(0), π(1),..., y π(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas π(0), π(1),..., y π(19) ordenados para un esquema de modulación de modulación de amplitud en cuadratura de 16 QAM:**Fórmula**

codificar por LDPC la palabra de información así obtenida para generar dicha palabra clave LDPC; realizar la modulación de 16 QAM.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E09153740.

Solicitante: SAMSUNG ELECTRONICS CO., LTD..

Nacionalidad solicitante: República de Corea.

Dirección: 129, Samsung-ro, Yeongtong-gu Suwon-si, Gyeonggi-do 443-742 REPUBLICA DE COREA.

Inventor/es: KIM, JAE-YOEL, YANG, KYEONG, CHEOL, KWON,HWAN-JOON, Lee,Hak-Ju, Myung,Seho, Kim,Kyung-Joong, YANG,HYUN-KOO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H03M13/11 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08, para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18, para memorias estáticas G11C). › usando bits de paridad múltiple.

PDF original: ES-2611145_T3.pdf

 

Patentes similares o relacionadas:

Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC, del 26 de Febrero de 2019, de PANASONIC CORPORATION: Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de comprobación de paridad de baja densidad […]

Codificación y descodificación de un código LDPC con tasa 18/30 (3/5) de longitud 64.800, del 25 de Enero de 2019, de Saturn Licensing LLC: Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código […]

Método, dispositivo y sistema de codificación y decodificación, del 3 de Octubre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de codificación de datos de ráfagas, en el que el método comprende: seleccionar un tipo de codificación de corrección de errores hacia adelante, FEC, […]

Método de ecualización Turbo y sistema de ecualización Turbo, del 24 de Septiembre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método para implementar una compensación de ecualización Turbo en un sistema ecualizador Turbo que comprende múltiples ecualizadores Turbo , comprendiendo […]

Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad, del 28 de Febrero de 2018, de SAMSUNG ELECTRONICS CO., LTD.: Un procedimiento para codificar bits de información para su transmisión a través de un canal en un sistema de comunicación que usa un código de verificación de paridad […]

Método y aparato para codificar y método y aparato para decodificar un código LDPC de 64K y tasa 2/3, del 25 de Octubre de 2017, de Saturn Licensing LLC: Un aparato de codificación para llevar a cabo una codificación mediante un código de Comprobación de Paridad de Baja Densidad, LDPC, que comprende: […]

Patrón de permutación de bits para BICM con códigos LDPC de tasa 2/3 y constelaciones 256QAM, del 28 de Junio de 2017, de Saturn Licensing LLC: Un aparato de procesamiento de datos , que comprende una sección de sustitución para asignar mb bits de código, donde m ≥ 8 y un número […]

Intercalado de paridad y con torsión de columna para códigos LDPC, del 31 de Mayo de 2017, de SONY CORPORATION: Un aparto de procesamiento de datos configurado para procesar un código de comprobación de paridad de baja densidad, LDPC, como se ha […]

Otras patentes de SAMSUNG ELECTRONICS CO., LTD.