Procedimiento y aparato para codificación y descodificación de canal en un sistema de comunicación que usa códigos de comprobación de paridad de baja densidad.
Un procedimiento de codificación de una palabra de información para generar una palabra clave de comprobación de paridad de baja densidad,
LDPC, y de modulación de la palabra clave LDPC para la transmisión por medio de un canal usando un código LDPC en un sistema de comunicación que incluye un extractor (1040) de matriz de comprobación de paridad, un aplicador (1020) de patrón de acortamiento, un codificador (1060) LDPC y un modulador (613);**Fórmula**
teniendo dicha matriz de comprobación de paridad de código LDPC una longitud de N1 una parte de información con una longitud de información K1 y una parte de paridad con una longitud de paridad de (N1-K1), agrupándose dichas columnas K1 en dicha parte de información en 20 grupos de columnas, donde cada grupo de columnas comprende M1 columnas, donde N1 ≥ 16.200, K1 ≥ 7.200, y M1 ≥ 360, teniendo dicha palabra clave LDPC una longitud igual a N1, teniendo K1 bits de información correspondientes a dicha parte de información de dicho código LDPC, y (N1-K1) bits de paridad que se corresponden con dicha parte de paridad de dicho código LDPC,
teniendo dicha parte de información una estructura definida por:**Fórmula**
donde:
i ≥ índice que indica el grupo de columnas iésimo;
j ≥ índice que indica la columna jésima en un grupo de columnas;
Di ≥ un grado, es decir, un número de entradas distintas de cero, de una columna 0ésima en cada grupo de columnas iésimo;
≥ posiciones de filas con un valor de 1 en una columna 0ésima en cada grupo de columnas iésimo; y (k ≥ 1, 2,..., Di) ≥ posiciones de filas con un valor de 1 en una columna jésima en un grupo de columnas iésimo,
comprendiendo el procedimiento:
extraer información de una matriz de comprobación de paridad de código LDPC;
determinar un valor de un parámetro K2 donde K2 es longitud de información de una palabra clave LDPC acortada a obtener mediante el acortamiento de la palabra clave LDPC;
para un número entero, m ≥ **Fórmula**donde 528 K2 7200, insertando bits que tiene un valor de 0 en la palabra de información en posiciones correspondientes a m grupos de columnas π (0), π (1),... π (m-1), en el que π(0), π(1),..., y π(m-1) se toma a partir de la siguiente tabla con 20 grupos de columnas π(0), π(1),..., y π(19) ordenados para un esquema de modulación de modulación de amplitud en cuadratura de 16 QAM:**Fórmula**
codificar por LDPC la palabra de información así obtenida para generar dicha palabra clave LDPC; realizar la modulación de 16 QAM.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E09153740.
Solicitante: SAMSUNG ELECTRONICS CO., LTD..
Nacionalidad solicitante: República de Corea.
Dirección: 129, Samsung-ro, Yeongtong-gu Suwon-si, Gyeonggi-do 443-742 REPUBLICA DE COREA.
Inventor/es: KIM, JAE-YOEL, YANG, KYEONG, CHEOL, KWON,HWAN-JOON, Lee,Hak-Ju, Myung,Seho, Kim,Kyung-Joong, YANG,HYUN-KOO.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- H03M13/11 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08; para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18; para memorias estáticas G11C). › usando bits de paridad múltiple.
PDF original: ES-2611145_T3.pdf
Patentes similares o relacionadas:
Procedimiento de codificación, procedimiento de descodificación, dispositivo de codificación y dispositivo de descodificación para códigos LDPC estructurados, del 11 de Marzo de 2020, de ZTE CORPORATION: Un procedimiento de codificación para códigos de comprobación de paridad de baja densidad estructurados, LDPC, que comprende: determinar una matriz base MbxNb usada […]
Métodos de adaptación de velocidad para códigos LDPC, del 11 de Marzo de 2020, de TELEFONAKTIEBOLAGET LM ERICSSON (PUBL): Método de adaptación de velocidad de producción de un conjunto de bits codificados a partir de un conjunto de bits de información para la transmisión entre […]
Modulación codificada LDPC en combinación con 256QAM y OFDM, del 7 de Agosto de 2019, de Sun Patent Trust: Un método de generación de señal OFDM, Multiplexación por División de Frecuencia Ortogonal, que comprende: un paso de codificación de codificación […]
Modulación codificada LDPC con código BCH externo en combinación con 256QAM, del 7 de Agosto de 2019, de Sun Patent Trust: Una BICM, codificación y modulación intercalada en bits, procedimiento de codificación que comprende: una primera etapa de codificación de codificar […]
Aparato de comunicación inalámbrica y procedimiento de comunicación inalámbrica, del 24 de Julio de 2019, de Panasonic Intellectual Property Management Co., Ltd: Un dispositivo de comunicación inalámbrica que comprende: un generador de unidad de datos de protocolo de capa física, PPDU, adaptado para generar una unidad de datos […]
Intercalador de bits para un sistema de BICM con códigos de QC-LDPC, del 3 de Julio de 2019, de PANASONIC CORPORATION: Un procedimiento de intercalación de bits para intercalar bits de una palabra de código generada en base a un esquema de codificación de comprobación de paridad de baja densidad […]
Diseño de valores de cambio para códigos LDPC cuasi-cíclicos, del 5 de Junio de 2019, de TELEFONAKTIEBOLAGET LM ERICSSON (PUBL): Un transmisor inalámbrico que comprende un sistema de circuitos de procesamiento que funciona para: codificar bits de información usando una […]
Procedimiento y sistema para transmitir señales satelitales y receptor de las mismas, del 22 de Mayo de 2019, de RAI RADIOTELEVISIONE ITALIANA (S.P.A.): Procedimiento para transmitir una señal satelital que comprende una secuencia de datos MPEG-TS de tipo único que consiste en una secuencia […]