Sistema electrónico de baja potencia que usa memoria magnética no volátil.

Un sistema informático (20; 30; 40; 50; 60) que comprende:

una pluralidad de bloques funcionales (200;

300; 400), incluyendo cada bloque funcional una unidad funcional (204; 304; 404; 501; 700), y un bloque (206; 306; 406; 503; 601; 702) de memoria magnetorresistiva de acceso aleatorio, MRAM, acoplado a la unidad funcional, estando configurado el bloque de MRAM para almacenar un estado operativo de la unidad funcional (204; 304; 404; 501; 700) durante un estado de espera del bloque funcional que incluye la unidad funcional; en el que el sistema informático está adaptado para poner uno de los bloques funcionales en un estado de espera cuando otro de los bloques funcionales está en un estado activado.

Sistema electrónico de baja potencia que usa memoria magnética no volátil Campo técnico

La presente divulgación versa, en general sobre arquitectura de circuitos electrónicos y, más en particular, sobre una arquitectura de sistemas de baja potencia que usa memoria magnética no volátil.

Antecedentes

En el mundo de hoy, movido por la electrónica, la energía es la clave para mantener a la sociedad en movimiento. Sin embargo, con los costes crecientes de la energía y, en los dispositivos portátiles, la demanda de mayor duración de la batería, el tema del consumo de energía en los dispositivos electrónicos se ha vuelto de importancia capital. Cuando los ordenadores están inactivos durante un tiempo, muchos entran en un estado de bajo consumo o estado de espera, en el que el consumo de energía se reduce muchísimo. Cuando no están en uso, los dispositivos de mano, tales como los teléfonos móviles, normalmente también entran en un estado de bajo consumo, en el que la alimentación o la batería son desconectadas de muchas partes de la circuitería operativa. También los propios componentes electrónicos han sido desarrollados con menores requerimientos de consumo. Tomada en su conjunto, se ha desarrollado una cantidad considerable de tecnología para conservar energía. Aunque el consumo de energía se ha reducido considerablemente usando estas tecnologías, los diseñadores de productos electrónicos siguen generalmente limitados por los requerimientos energéticos de la memoria y, en particular, por los requerimientos energéticos de la memoria para almacenar el estado.

La electrónica moderna normalmente está diseñada para "despertarse", es decir, restablecerla alimentación cuando sale de un estado de espera, sin haber perdido nada de la información operativa de la memoria cuando el dispositivo electrónico cayó en el estado de espera. Por ejemplo, un usuario que contesta el teléfono en medio de la redacción de una carta en un tratamiento de textos podría dejar el ordenador un tiempo suficiente para que el ordenador entre en el modo de espera. Cuando el usuario regresa, puede reactivar el ordenador e, inmediatamente, seguir escribiendo la carta desde el punto en el que la dejó. De modo similar, cuando un usuario recurre a su teléfono para hacer una llamada, el teléfono normalmente se reactiva partiendo de su estado de espera (si el usuario no estaba usando el teléfono en ese momento), listo para recibir la marcación y realizar la llamada. También, si un usuario está reproduciendo vídeo usando un procesador de señales digitales (DSP) de un dispositivo móvil y llega una llamada, haciendo que el DSP entre en un estado de bajo consumo, el usuario debería ser capaz de volver al mismo estado de reproducción del vídeo una vez que se complete o se ignore la llamada. En ninguno de estos ejemplos se requiere que el usuario arranque en frío los dispositivos y recargue la información de la unidad de disco ni de otra memoria externa no volátil. Para lograr esta funcionalidad de encendido instantáneo, la información o el estado de la aplicación generalmente se conserva, aunque la electrónica haya visto reducido sustancialmente su alimentación. La alimentación solo se reduce moderadamente, porque generalmente se necesita energía para conservar la información en la memoria. Aunque otros componentes pueden apagarse por completo o quitarse de la fuente de alimentación, hay cierta cantidad de energía que habitualmente siempre está conectada para evitar que los bloques de memoria pierdan la información contenida.

Muchos sistemas electrónicos utilizan memoria estática de acceso aleatorio (SRAM) y memoria dinámica de acceso aleatorio (DRAM) por su velocidad y su densidad. Sin embargo, tanto la SRAM como la DRAM son memorias volátiles, lo que significa que pierden su información cuando se les quita su alimentación. Así, para mantener el estado de las memorias SRAM y DRAM, se mantiene la alimentación. Un procedimiento para superar este estado de alimentación siempre conectada ha sido incorporar memoria flash al sistema electrónico. La memoria flash es una tecnología de memoria no volátil que mantiene su información cuando se quita la alimentación. Sin embargo, la memoria flash es generalmente demasiado lenta para sustituir a las memorias SRAM y DRAM, por lo que a menudo se usa como punto de almacenamiento externo para almacenar la información de estado.

La FIGURA 1 es un diagrama de bloques que ¡lustra un sistema electrónico 10 que presenta una configuración típica de memoria usando una memoria flash no volátil 106. Se ¡lustra el sistema 10 con una sección interna 100 y una sección externa 101. Generalmente, la sección externa 101 está conectada a la sección interna 100 dentro del dispositivo. Los componentes ¡lustrados del sistema 10 están conectados por medio de un bus 102. El bloque 103 de memoria SRAM proporciona memoria local para el bloque 104 de lógica, que incluye diversos componentes lógicos mixtos y circuitos de retención usando un reloj de sistema. Se proporciona un bloque 105 de memoria DRAM en la sección externa 101 para un almacenamiento local de acceso aleatorio de mayor volumen para el sistema 10, externo, no obstante, al núcleo procesador de la sección interna 100. El sistema 10 también incluye una memoria flash no volátil (MNV) 106.

Para los fines del ejemplo ¡lustrado en la FIGURA 1, el sistema 10 será descrito como un sistema para ser usado en un teléfono móvil. Cuando el teléfono móvil del sistema 10 entra en el modo de espera, toda la información de estado guardada en ese momento en la SRAM 103 y/o la lógica 104 es movida a la DRAM 105 en el mismo encapsulamlento. En una realización, la información de estado podría almacenarse fuera del chip, en la MNV flash

106, desde la DRAM 105. En este caso, la información de estado se cifra, incurriendo en tiempo y energía adicionales.

Así, la energía de la batería del teléfono móvil es usada para realizar un barrido de la SRAM 103 y la lógica 104 en busca de información de estado, y mover esa información de estado a la DRAM 105 por el bus 102. Se usa energía adicional para mover entonces la información de estado de la DRAM 105 a la MNV flash 106 por el bus 102. Convencionalmente, la cantidad de energía consumida por la transmisión de datos por un bus es una función de la longitud del bus. Así, se gasta una cantidad considerable de energía de la batería para mover toda la información de estado. Además, dado que la memoria flash es de escritura mucho más lenta que las memorias SRAM y DRAM, este procedimiento lleva un tiempo considerable con respecto a la funcionalidad del teléfono móvil. Este no es el único uso de la energía y el tiempo durante el procesamiento en espera. Cuando el teléfono móvil del sistema 10 vuelve a encenderse, vuelve a gastarse energía de la batería para reinstalar de nuevo la información de estado desde la MNV flash 106 a la DRAM 105 (si se usa realmente la MNV 106), y a la SRAM 103 y la lógica 104 desde la DRAM 105. Así, aunque el modo de espera del sistema 10 pueda consumir menos energía, porque ya no se usa energía para mantener el estado ni en el SRAM 103 ni en la lógica 104, se usa una cantidad considerable de energía transfiriendo la información de estado a la DRAM 105 y posiblemente a la MNV flash 106, y desde las mismas, además del tiempo considerable usado en transferir esa información de un lado a otro.

El documento US2008/0059785 versa sobre un procedimiento para apagar un sistema de ordenador personal usando un dispositivo de memoria reprogramable no volátil. En la memoria reprogramable no volátil se guarda una imagen comprimida de memoria del contenido de la memoria de trabajo del sistema, de la configuración del soporte físico y otra información relevante. Cuando se apaga, el procedimiento detecta un cambio en el soporte físico y se aparta del apagado inmediato para identificar el cambio en el soporte físico y crear una nueva imagen de memoria antes de completar el apagado.

El documento W02004/107168 describe un sistema de ordenador que incluye una memoria de sistema y una memoria no volátil, dispuesta para copiar al menos una parte del estado del sistema, guardado en la memoria del sistema durante un procedimiento de arranque limpio, a la memoria no volátil. Durante rearranques subsiguientes del sistema de ordenador, el estado del sistema es copiado de la memoria no volátil a la memoria del sistema.

El documento US6438668 versa sobre un procedimiento que incluye el uso de una memoria no volátil del sistema de procesamiento digital (DPS) como una memoria virtual de una memoria de acceso aleatorio (RAM) volátil del DPS, que determina una selección de un estado de consumo reducido de energía, guarda los datos... [Seguir leyendo]

1. Un sistema informático (20; 30; 40; 50; 60) que comprende:

una pluralidad de bloques funcionales (200; 300; 400), incluyendo cada bloque funcional una unidad funcional (204; 304; 404; 501; 700), y un bloque (206; 306; 406; 503; 601; 702) de memoria magnetorresistiva de acceso aleatorio, MRAM, acoplado a la unidad funcional, estando configurado el bloque de MRAM para almacenar un estado operativo de la unidad funcional (204; 304; 404; 501; 700) durante un estado de espera del bloque funcional que incluye la unidad funcional; en el que el sistema Informático está adaptado para poner uno de los bloques funcionales en un estado de espera cuando otro de los bloques funcionales está en un estado activado.

2. El sistema informático (20; 30; 40; 50; 60) de la reivindicación 1 que, además, comprende:

un bloque de memoria de acceso aleatorio (RAM) acoplado a la primera unidad funcional (204; 304; 404; 501; 700) y al bloque de MRAM, en el que el bloque de RAM está configurado para almacenar una porción del estado operativo de la primera unidad funcional (204; 304; 404; 501; 700) durante un estado activado de la primera unidad funcional (204; 304; 404; 501; 700), y en el que el bloque de MRAM está configurado, además, para almacenar la porción durante el estado de espera.

3. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 2 que, además, comprende:

un bloque de desplazamiento de datos configurado para transferir la porción del estado operativo situada en la RAM al bloque de MRAM durante el estado de espera.

4. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 1, en el que el bloque de MRAM es un bloque de MRAM por par de transferencia de espín (STT).

5. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 1 en el que el estado operativo comprende varios datos que representan el estado operativo de la unidad funcional (204; 304; 404; 501; 700).

6. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 1, en el que el bloque de MRAM comprende un chip de STT MRAM y la unidad funcional (204; 304; 404; 501; 700) comprende un chip de unidad funcional, y en el que el chip de STT MRAM y el chip de unidad funcional están apilados uno sobre otro y soldados entre sí con una o más almohadillas conductoras de conexión.

7. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 1, en el que el bloque de MRAM está acoplado a la unidad funcional (204; 304; 404; 501; 700) encapsulando el bloque de MRAM en un sustrato de silicio de la unidad funcional (204; 304; 404; 501; 700) durante la fabricación de la unidad funcional (204; 304; 404; 501; 700).

8. El sistema Informático (20; 30; 40; 50; 60) de la reivindicación 1, en el que el bloque de MRAM está acoplado a la unidad funcional (204; 304; 404; 501; 700) a través de un bus de transmisión en el sistema informático (20; 30; 40; 50; 60).

9. Un procedimiento de operación de un sistema informático que incluye una pluralidad de bloques funcionales, que comprende:

recibir una señal de paso a modo de espera que solicita a un bloque funcional (200; 300; 400) del sistema informático (20; 30; 40; 50; 60), incluyendo una unidad funcional (204; 304; 404; 501; 700), que entre en un estado de espera;

en respuesta a la recepción de la señal de paso a modo de espera, almacenar una porción de un estado operativo actual de la unidad funcional (204; 304; 404; 501; 700) en una memoria magnética de acceso aleatorio, MRAM, dentro del bloque funcional (200; 300; 400), estando acoplada la MRAM a la unidad funcional (204; 304; 404; 501; 700); y

interrumpir el suministro eléctrico del bloque funcional (200; 300; 400), incluyendo la unidad funcional (204; 304; 404; 501; 700), una vez que esté almacenado el estado operativo actual cuando se ponga otro bloque funcional en un estado activado.

10. El procedimiento de la reivindicación 9 que, además, comprende:

recibir una señal de reactivación que solicita a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera que entre en un modo operativo;

en respuesta a la recepción de la señal de reactivación, restaurar el suministro eléctrico a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera; y

cargar la porción del estado operativo actual de la MRAM en la unidad funcional (204; 304; 404; 501; 700).

11. El procedimiento de la reivindicación 9, en el que el almacenamiento comprende:

realizar un barrido de la unidad funcional (204; 304; 404; 501; 700) en busca de datos de entre la pluralidad de datos que definen una porción del estado operativo actual;

transmitir a la MRAM los datos de entre la pluralidad de datos desde la unidad funcional (204; 304; 404; 501; 700); y

transferir a la MRAM datos adicionales de entre la pluralidad de datos que definen otra porción del estado operativo actual desde una memoria de acceso aleatorio (RAM) acoplada dentro de la unidad funcional (204; 304; 404; 501; 700).

12. El procedimiento de la reivindicación 11 que, además, comprende:

recibir una señal de reactivación que solicita a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera que entre en un modo operativo;

en respuesta a la señal de reactivación, restaurar el suministro eléctrico a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera;

cargar en la unidad funcional (204; 304; 404; 501; 700) los datos de entre la pluralidad de datos desde la MRAM; y

devolver a la RAM los datos adicionales de entre la pluralidad de datos desde la MRAM.

13. El procedimiento de la reivindicación 9, en el que el almacenamiento comprende:

almacenar datos de entre una pluralidad de datos que definen una porción del estado operativo actual de la unidad funcional (204; 304; 404; 501; 700) en una o más memorias magnéticas asociadas con uno o más circuitos de retención; y

transferir a la MRAM datos adicionales de entre la pluralidad de datos que definen otra porción del estado operativo actual desde una memoria de acceso aleatorio (RAM) acoplada dentro de la unidad funcional (204; 304; 404; 501; 700).

14. El procedimiento de la reivindicación 13 que, además, requiere:

recibir una señal de reactivación que solicita a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera que entre en un modo operativo;

en respuesta a la señal de reactivación, restaurar el suministro eléctrico desde la fuente de alimentación a la unidad funcional (204; 304; 404; 501; 700) en el modo de espera;

cargar en la unidad funcional (204; 304; 404; 501; 700) los datos de entre la pluralidad de datos desde las una o más memorias magnéticas; y

devolver a la RAM los datos adicionales de entre la pluralidad de datos desde la MRAM.

15. El procedimiento de la reivindicación 9, en el que la interrupción del suministro eléctrico comprende uno o ambos de:

desconectar la fuente de alimentación acoplada al bloque funcional; y crear un circuito abierto entre la fuente de alimentación y el bloque funcional.