Convertidor elevador y convertidor reductor con una transconductancia conmutada y una máscara de oscilador local.

Un convertidor elevador (500, 600) para elevar en frecuencia unas señales en banda base en fase I y encuadratura Q,

que comprende:

un primer conjunto de transistores (542,544, 546, 548, 642, 644, 646, 648) configurados para recibir lasseñales I y Q y proporcionar una señal elevada en frecuencia, en el que, en uso, el primer conjunto detransistores recibe las señales I y Q, y

un segundo conjunto de transistores (512, 514, 516, 518) acoplados a las fuentes de los transistores delprimer conjunto (542, 544, 546, 548, 642, 644, 646, 648) y configurados para conmutar la transconductanciade los transistores del primer conjunto (542, 544, 546, 548, 642, 644, 646, 648) en base a las señales de unoscilador local, LO, en el que, en uso, el segundo conjunto recibe las señales del LO en el queel primer conjunto de transistores comprende

un primer par diferencial (542, 642) configurado para recibir señales en banda base en fase I no invertidase invertidas, en el que, en uso, el primer par diferencial recibe señales en banda base en fase l no invertidase invertidas,

un segundo par diferencial (544, 644) configurado para recibir las señales en banda base I invertidas y noinvertidas, en el que, en uso, el segundo par diferencial recibe las señales en banda base en fase Iinvertidas y no invertidas,

un tercer par diferencial (546, 646) configurado para recibir unas señales en banda base en cuadratura Qno invertidas e invertidas, en el que, en uso, el tercer par diferencial recibe las señales en banda base encuadratura Q no invertidas e invertidas,

y

un cuarto par diferencial (548, 648) configurado para recibir las señales en banda base Q invertidas y noinvertidas, en el que, en uso, el cuarto par diferencial recibe las señales en banda base en cuadratura Qinvertidas y no invertidas,

y

el segundo conjunto de transistores comprende

un primer par de transistores (512, 612) acoplado como un primer inversor y a unas fuentes del primer pardiferencial y configurado para recibir una señal I no invertida del LO, en el que, en uso, el primer par detransistores recibe una señal I no invertida del LO;

un segundo par de transistores (514, 614) acoplado como un segundo inversor y a las fuentes del segundopar diferencial y configurado para recibir una señal I invertida del LO, en el que, en uso, el segundo par detransistores recibe una señal I invertida del LO;

un tercer par de transistores (516,616) acoplado como un tercer inversor y a las fuentes del tercer pardiferencial y configurado para recibir una señal no invertida Q del LO, en el que, en uso, el tercer par detransistores recibe una señal I invertida del LO;

y

un cuarto par de transistores (518, 618) acoplado como un cuarto inversor y a las fuentes del cuarto pardiferencial y configurado para recibir una señal Q invertida del LO, en el que, en uso, el cuarto par detransistores recibe una señal Q invertida del LO, comprendiendo así mismo, el convertidor elevadorun tercer conjunto de transistores (606, 607) acoplado al segundo conjunto de transistores y configuradopara habilitar e inhabilitar los inversores del segundo conjunto en base a una señal de un osciladorcontrolado en tensión, VCO, en el que, en uso, el tercer conjunto de transistores recibe la señal del VCO yen el que los transistores de los primero, segundo y tercer conjuntos son transistores metal - óxido -semiconductor, MOS.

Convertidor elevador y convertidor reductor con una transconductancia conmutada y una máscara de oscilador local

Antecedentes I. Campo La presente divulgación se refiere, en general, al campo de la electrónica y, más concretamente, a un convertidor elevador y a un convertidor reductor para un dispositivo de comunicación inalámbrica.

H. Antecedentes Un dispositivo de comunicación inalámbrica, como por ejemplo un teléfono celular, típicamente incluye un transmisor y un receptor para dar soporte a una comunicación bidireccional. La transmisión puede elevar en frecuencia unas señales en banda base de salida en fase (I) y en cuadratura (Q) con unas señales del oscilador local (LO) de transmisión (TX) I y Q para obtener una señal de salida de radiofrecuencia (RF) que sea más apropiada para la transmisión a través de un canal inalámbrico. El receptor puede recibir una señal de entrada de RF por medio del canal inalámbrico y puede reducir en frecuencia la señal de entrada de RF con las señales del LO de recepción (RX) de las señales I y Q para obtener unas señales en banda base de entrada I y Q. Es conveniente llevar a cabo una elevación de frecuencia y una reducción de frecuencia de forma que se obtenga un rendimiento satisfactorio.

El documento US2006/135109 se refiere a un circuito mezclador que comprende un nodo de entrada para la recepción de una señal de entrada, un primer nodo de salida y un segundo nodo de salida, un medio de conversión de tensión a corriente y un medio de conmutación acoplados operativamente entre sí y al nodo de entrada, estando dispuestos el primer nodo de salida y el segundo nodo de salida para generar una señal de entrada mixta en el primer nodo de salida y en el segundo nodo de salida en respuesta a una señal del oscilador. El documento WO2007/053365 se refiere a un circuito de modulación para su uso en un transmisor de radiofrecuencia que incluye un circuito de oscilador local configurado para generar una o más señales del oscilador local a una frecuencia deseada y con un ciclo de trabajo al, o aproximadamente, veinticinco por ciento, y un modulador configurado para generar una o más señales moduladas sensibles a las una o más señales del oscilador local y una o más señales de información en banda base. MEI-LING YEH ET AL: “Mezclador de Conversión en Elevación en Cuadratura de 5 -GHz de Baja Tensión para un Transmisor Inalámbrico” [“A Low-Voltage T5-GHz Quadrature Up-Conversion Mixer for Wireless Transmitter”, 2006 INTERNATIONAL CONFERENCE ON COMMUNICATIONS CIRCUITS AND SYSTEMS: GUILIN, GUANGXI, CHINA, 25 -28 DE JUNIO DE 2006, IEEE SERVICE CENTER, PISCATAWAY, NJ. 1 de junio de 2006 () , páginas 2618-2622, XP031010962, ISBN: 978-0-7803-9584-8 divulga un mezclador de conversión en elevación en cuadratura de 5-GHZ de baja tensión para Transmisor Inalámbrico el cual implementa un híbrido “carrera de rata” de banda ancha de microondas de un elemento concentrado en miniatura y una red de desplazamiento de RLC para el LO y el diseño de cuarto de IF, respectivamente. El documento WO2007/063093 divulga un circuito de modulación para su uso en un transmisor de radiofrecuencia que incluye un circuito de oscilador local configurado para generar una o más señales de oscilador local a una frecuencia deseada con un ciclo de trabajo en o aproximadamente un veinticinco por ciento, y un modulador configurado para generar una o más señales moduladas sensibles a las una o más señales del oscilador local y una o más señales de información en banda base. El documento JP2005197836 divulga un convertidor de frecuencia utilizado para el receptor y el transmisor el cual está configurado mediante el apilamiento de una pluralidad de circuitos de conmutación de configuración de entrada / salida de equilibro doble. Así mismo, el convertidor de frecuencia está combinado con la pluralidad de circuitos de conmutación y un divisor de ¼ de frecuencia. Esto se ofrece como una solución al problema de la provisión de un receptor, el cual presenta un desplazamiento de cc reducido y la provisión de un receptor y un transmisor en el que el diseño de los dispositivos periféricos requeridos para la conversión de frecuencia es fácil y puede llevarse a cabo una reducción del consumo de energía.

Sumario En la presente memoria, con referencia a las reivindicaciones adjuntas, se describen un convertidor elevador y un convertidor reductor que ofrecen un rendimiento satisfactorio. En un aspecto, el convertidor elevador y el convertidor reductor pueden, cada uno, implementar una transconductancia conmutada y / o una máscara de LO. La transconductancia gm. de un transistor es una función de una corriente de salida frente a una tensión de entrada y está relacionada con la ganancia del transistor. La transconductancia conmutada se refiere a la conmutación de la transconductancia de los transistores en banda base o de RF entre baja y alta con los transistores del LO acoplados a las fuentes de los transistores en banda base o de RF. Para un convertidor elevador, los transistores en banda base reciben señales en banda base I y Q y proporcionan una señal elevada en frecuencia. Para un convertidor reductor, los transistores de RF reciben una señal de entrada de RF y proporcionan unas señales en banda base I y Q reducidas en frecuencia. Los transistores del LO conmutan la transconductancia de los transistores en banda base o de RF y llevan a cabo una función de mezcla. La máscara del LO se refiere a las señales del LO de resincronización con una señal de VCO procedente de un oscilador con voltaje controlado (VCO) , de manera que la transconductancia de los transistores en banda base o de RF es conmutada durante las transiciones de la señal del VCO. La transconductancia conmutada y la máscara del LO pueden proporcionar diversas ventajas de acuerdo con lo descrito más adelante.

En un diseño, el convertidor elevador incluye unos primero, segundo, y tercer conjuntos de transistores. El primer conjunto de transistores recibe las señales en banda base y proporciona una señal elevada en frecuencia. El

segundo conjunto de transistores se acopla a las fuentes de los transistores del primer conjunto y conmuta la transconductancia de los transistores del primer conjunto en base a las señales del LO del TX . El tercer conjunto de transistores se acopla al segundo conjunto de transistores y habilita e inhabilita los transistores del segundo conjunto en base a la señal del VCO del TX . Los transistores de los segundo y tercer conjuntos pueden operar como conmutadores.

En un diseño, el convertidor reductor incluye unos primero, segundo y tercer conjuntos de transistores. El primer conjunto de transistores recibe una señal modulada y proporciona unas señales en banda base. El segundo conjunto de transistores se acopla a las fuentes de los transistores del primer conjunto y conmuta la transconductancia de los transistores del primer conjunto en base a las señales del LO de RX. El tercer conjunto de transistores se acopla al segundo conjunto de transistores y habilita e inhabilita los transistores del segundo conjunto en base a una señal del

VCO de RX. Los transistores del segundo y tercer conjunto pueden operar como conmutadores.

A continuación se describen con mayor detalle diversos aspectos y elementos característicos de la presente invención.

Breve descripción de los dibujos La FIG. 1 muestra un diagrama de bloques de un dispositivo de comunicación inalámbrica.

La FIG. 2 muestra un diagrama de bloques de un generador de señales del LO.

La FIG. 3 muestra un diagrama de temporización de señales I y Q y una señal del VCO.

La Fig. 4 muestra un convertidor elevador con unos mezcladores con célula de Gilbert.

LA Fig. 5 muestra un convertidor elevador con una transconductancia conmutada.

Las FIGS. 6A y 6B muestran un convertidor elevador con una transconductancia conmutada y una máscara del LO.

La FIG. 7 muestra un convertidor reductor con una transconductancia conmutada y una máscara del LO.

La FIG. 8 muestra un procedimiento para llevar a cabo la conversión de elevación en frecuencia.

La FIG. 9 muestra un procedimiento para llevar a cabo la conversión de reducción en frecuencia.

Descripción detallada El convertidor elevador y el convertidor reductor descritos en la presente memoria pueden ser utilizados para diversos dispositivos y sistemas de comunicación. Por ejemplo, el convertidor elevador y el convertidor reductor pueden ser utilizados en dispositivos de comunicación inalámbrica, teléfonos celulares, asistentes personales digitales (PDAs) , dispositivos de mano, módems inalámbricos, computadoras portátiles, teléfonos inalámbricos,... [Seguir leyendo]

1. Un convertidor elevador (500, 600) para elevar en frecuencia unas señales en banda base en fase I y en cuadratura Q, que comprende:

un primer conjunto de transistores (542, 544, 546, 548, 642, 644, 646, 648) configurados para recibir las 5 señales I y Q y proporcionar una señal elevada en frecuencia, en el que, en uso, el primer conjunto de transistores recibe las señales I y Q, y

un segundo conjunto de transistores (512, 514, 516, 518) acoplados a las fuentes de los transistores del primer conjunto (542, 544, 546, 548, 642, 644, 646, 648) y configurados para conmutar la transconductancia de los transistores del primer conjunto (542, 544, 546, 548, 642, 644, 646, 648) en base a las señales de un oscilador local, LO, en el que, en uso, el segundo conjunto recibe las señales del LO en el que el primer conjunto de transistores comprende un primer par diferencial (542, 642) configurado para recibir señales en banda base en fase I no invertidas e invertidas, en el que, en uso, el primer par diferencial recibe señales en banda base en fase l no invertidas e invertidas,

un segundo par diferencial (544, 644) configurado para recibir las señales en banda base I invertidas y no invertidas, en el que, en uso, el segundo par diferencial recibe las señales en banda base en fase I invertidas y no invertidas,

un tercer par diferencial (546, 646) configurado para recibir unas señales en banda base en cuadratura Q no invertidas e invertidas, en el que, en uso, el tercer par diferencial recibe las señales en banda base en cuadratura Q no invertidas e invertidas,

y

un cuarto par diferencial (548, 648) configurado para recibir las señales en banda base Q invertidas y no invertidas, en el que, en uso, el cuarto par diferencial recibe las señales en banda base en cuadratura Q invertidas y no invertidas,

y

el segundo conjunto de transistores comprende un primer par de transistores (512, 612) acoplado como un primer inversor y a unas fuentes del primer par diferencial y configurado para recibir una señal I no invertida del LO, en el que, en uso, el primer par de transistores recibe una señal I no invertida del LO;

un segundo par de transistores (514, 614) acoplado como un segundo inversor y a las fuentes del segundo par diferencial y configurado para recibir una señal I invertida del LO, en el que, en uso, el segundo par de transistores recibe una señal I invertida del LO;

un tercer par de transistores (516, 616) acoplado como un tercer inversor y a las fuentes del tercer par diferencial y configurado para recibir una señal no invertida Q del LO, en el que, en uso, el tercer par de transistores recibe una señal I invertida del LO;

y

un cuarto par de transistores (518, 618) acoplado como un cuarto inversor y a las fuentes del cuarto par diferencial y configurado para recibir una señal Q invertida del LO, en el que, en uso, el cuarto par de transistores recibe una señal Q invertida del LO, comprendiendo así mismo, el convertidor elevador

un tercer conjunto de transistores (606, 607) acoplado al segundo conjunto de transistores y configurado para habilitar e inhabilitar los inversores del segundo conjunto en base a una señal de un oscilador controlado en tensión, VCO, en el que, en uso, el tercer conjunto de transistores recibe la señal del VCO y en el que los transistores de los primero, segundo y tercer conjuntos son transistores metal -óxido semiconductor, MOS.

2. El convertidor elevador de la reivindicación 1, en el que el tercer conjunto de transistores sincroniza las señales del LO con la señal del VCO procedente de un oscilador controlado en tensión, de tal manera que la transconductancia de los transistores del primer conjunto (542, 544, 546, 548, 642, 644, 646, 648) es conmutada durante las transiciones de la señal del VCO.

3. El convertidor elevador de la reivindicación 1, en el que el primer conjunto de transistores comprende así mismo 50 un quinto (643) y un sexto (645) pares diferenciales configurados para recibir la señal en banda base en fase I, y un séptimo (647) y un octavo (649) pares diferenciales configurados para recibir una señal diferencial en banda base en cuadratura Q.

4. El convertidor elevador de la reivindicación 3, en el que el segundo conjunto de transistores comprende un quinto y un sexto pares de transistores (617, 619) acoplados como quinto y sexto inversores, respectivamente, y 5 configurados para recibir señales I, y

un séptimo y un octavo pares de transistores (613, 615) acoplados como séptimo y octavo inversores, respectivamente, y configurados para recibir las señales Q del LO, estando los primero a octavo inversores acoplados a las fuentes de los primero a octavo pares diferenciales, respectivamente.

5. El convertidor elevador de la reivindicación 4, en el que el tercer conjunto de transistores comprende un par de transistores acoplado como noveno inversor (606) y configurado para recibir una señal del VCO del oscilador controlado en tensión, no invertida, y para habilitar e inhabilitar los primero (512, 612) y segundo (514, 614) pares de transistores; y

un par de transistores acoplados como un décimo inversor (607) y configurados para recibir una señal del VCO invertida y para habilitar e inhabilitar los quinto (613, 615) y sexto (617, 619) pares de transistores.

6. El convertidor elevador de cualquier reivindicación precedente, que comprende así mismo:

un par de transistores (572, 574, 672, 674) acoplado a los sumideros de los transistores del primer conjunto (542, 544, 546, 548, 642, 643, 644, 645, 646, 647, 648, 649) y configurado para proporcionar una señal de accionamiento de la señal elevada en frecuencia.

7. El convertidor elevador de cualquier reivindicación precedente, en el que los transistores del segundo conjunto 20 operan como conmutadores.

8. El convertidor elevador de cualquier reivindicación precedente, en el que los primero y segundo conjuntos de transistores comprenden transistores metal -óxido -semiconductor, MOS.

9. El convertidor elevador de cualquier reivindicación precedente, en el que los primero y segundo conjuntos de transistores están configurados para elevar en frecuencia las señales en banda base directamente de la banda base a la radiofrecuencia, RF.

10. Un circuito integrado que comprende el convertidor elevador de acuerdo con cualquiera de las Reivindicaciones 1 a 9.

11. Un procedimiento para la elevación en frecuencia de señales en banda base en fase I y en cuadratura Q, que comprende:

la recepción de las señales I y Q en un primer conjunto de transistores y la elevación en frecuencia de las señales I y Q recibidas con un primer conjunto de transistores para obtener una señal elevada en frecuencia; y

la conmutación de la transconductancia de los transistores del primer conjunto con un segundo conjunto de transistores en base a las señales de un oscilador local, LO, estando el segundo conjunto de transistores acoplado a las fuentes de los transistores del primer conjunto, en el que el primer conjunto de transistores comprende un primer par diferencial (542, 642) configurado para recibir señales en banda base en fase I invertidas y no invertidas,

un segundo par diferencial (544, 644) configurado para recibir las señales en banda base I invertidas y no 40 invertidas,

un tercer par diferencial (546, 646) configurado para recibir señales en banda base en cuadratura Q no invertidas e invertidas, y

un cuarto par diferencial (548, 648) configurado para recibir las señales en banda base Q invertidas y no invertidas, y

el segundo conjunto de transistores comprende un primer par de transistores (512, 612) acoplado como un primer inversor y a las fuentes del primer diferencial y configurado para recibir una señal I no invertida del LO,

un segundo par de transistores (514, 614) acoplado como segundo inversor y a las fuentes del segundo par diferencial y configurado para recibir una señal I no invertida del LO,

un tercer par de transistores (516, 616) acoplado como un tercer inversor y a las fuentes del tercer par diferencial y configurado para recibir una señal Q no invertida, del LO, y

un cuarto par de transistores (518, 618) acoplado como un cuarto inversor y a las fuentes del cuarto par diferencial y configurado para recibir una señal Q invertida, del LO, y que comprende así mismo un tercer conjunto de transistores (606, 607) acoplado al segundo conjunto de transistores y configurados par habilitar e inhabilitar los inversores del segundo conjunto en base a una señal de un oscilador controlado en tensión, VCO,

en el que, en uso, el tercer conjunto de transistores recibe la señal del VCO y en el que los transistores de los primero, segundo y tercer conjuntos son transistores metal -óxido -semiconductor.

12. Un convertidor reductor (700) para reducir en frecuencia una señal modulada para proporcionar una señal en banda base que comprende:

un primer conjunto de transistores (772 a 788) configurado para recibir una señal modulada y proporcionar

unas señales en banda base en el que, en uso, el primer conjunto de transistores recibe una señal modulada y proporciona unas señales en banda base;

un segundo conjunto de transistores (752 a 768) acoplado a las fuentes de los transistores del primer conjunto y configurado para conmutar la transconductancia de los transistores del primer conjunto en base a las señales de un oscilador local, LO, en el que, en uso, el segundo conjunto de transistores está

configurado para recibir las señales del LO y

un tercer conjunto de transistores (722 a 738) que comprende cuatro pares de transistores acoplados como cuatro inversores acoplados al segundo conjunto de transistores y configurados para, respectivamente, habilitar e inhabilitar los transistores del segundo conjunto en base a las señales del VCO del oscilador controlado en tensión no invertidas e invertidas, en el que el segundo conjunto de transistores (752 -768) comprende un primer par diferencial (752, 762) configurado para recibir unas señales del LO en fase I no invertidas e invertidas,

un segundo par diferencial (754, 764) configurado para recibir unas señales del LO en cuadratura Q no invertidas e invertidas,

un tercer par diferencial (756, 766) , configurado para recibir las señales del LO I no invertidas e invertidas, y,

un cuarto par diferencial (758, 768) configurado para recibir las señales del LO Q no invertidas e invertidas; y

el primer conjunto de transistores comprende un primer par de transistores (772, 782) que tienen las fuentes acopladas a los sumideros del primer par diferencial,

en el que la fuente del primer transistor del primer par de transistores está acoplada al sumidero del primer transistor del primer par diferencial y la fuente del segundo transistor del primer par de transistores está acoplada al sumidero del segundo transistor del primer par diferencial;

un segundo par de transistores (774, 784) que tienen unas fuentes acopladas a los sumideros del segundo par diferencial, en el que la fuente del primer transistor del segundo par de transistores está acoplada al sumidero del primer transistor del segundo par diferencial y la fuente del segundo transistor del segundo par de transistores está acoplada al sumidero del segundo transistor del segundo par diferencial;

un tercer par de transistores (776, 786) que presentan unas fuentes acopladas a los sumideros del tercer

par diferencial en el que la fuente del primer transistor del tercer par de transistores está acoplada al sumidero del primer transistor del tercer par diferencial y la fuente del segundo transistor del tercer par de transistores está acoplada al sumidero del segundo transistor del tercer par diferencial; y

un cuarto par de transistores (778, 788) que presentan unas fuentes acopladas a los sumideros del cuarto par diferencial y en el que la fuente del primer transistor del cuarto par de transistores está acoplada al 50 sumidero del primer transistor del cuarto par diferencial y la fuente del segundo transistor del cuarto par de transistores está acoplada al sumidero del segundo transistor del cuarto par diferencial y en el que los transistores de los primero, segundo y tercer conjuntos son transistores metal -óxido -semiconductor.

13. El convertidor reductor de la reivindicación 12, en el que el tercer conjunto de transistores comprende un primer par de transistores (722, 732) acoplado como un primer inversor y configurado para habilitar e inhabilitar el 5 primer par diferencial en base a la señal del VCO no invertida,

un segundo par de transistores (724, 734) acoplado como un segundo inversor y configurado para habilitar e inhabilitar el segundo par diferencial en base a una señal del VCO invertida,

un tercer par de transistores (726, 736) acoplado como un tercer inversor y configurado para habilitar e inhabilitar el tercer par diferencial en base a la señal del VCO invertida, y

un cuarto par de transistores (728, 738) acoplado como un cuarto inversor y configurado para habilitar e inhabilitar el cuarto par diferencial en base a la señal del VCO no invertida.

14. El convertidor reductor de la reivindicación 13, en el que el tercer conjunto de transistores resincroniza las señales del LO con la señal del VCO, y en el que la transconductancia de los transistores del primer conjunto es conmutada durante las transiciones de la señal del VCO.