DESCODIFICADOR, PROCEDIMIENTO DE DESCODIFICACIÓN Y TARJETA DE CHIP.

Descodificador (5) con un módulo de descodificación (4), para descodificar datos de imagen codificados digitales de un emisor de broadcast (1) que son recibidos con una primera parte de recepción (2),

en el que el módulo de descodificación (4) usa una clave de descodificación (K) para convertir datos codificados en datos descodificados, en el que el módulo de descodificación (4) mencionado contiene una conexión FPGA programable con un gran número de bloques lógicos, cuya conexión se puede modificar por medio de la modificación de una memoria FPGA (7), dependiendo la descodificación de los datos de imagen mencionados de la programación de esta conexión FPGA, y en el que la memoria FPGA (7) se encuentra en una tarjeta de chip (12), caracterizado porque el módulo de descodificación (4) se encuentra en la tarjeta de chip (12), y el descodificador (5) comprende una segunda parte de recepción (9) para una red de comunicaciones móviles (10), de manera que la memoria FPGA (7) mencionada se puede actualizar a través de la red de comunicaciones móviles (10).

Descodificador, procedimiento de descodificación y tarjeta de chip

Campo técnico La presente invención se refiere a un descodificador, por ejemplo un descodificador que descodifica datos digitales codificados, así como a un procedimiento de descodificación y a una tarjeta de chip correspondiente.

Estado de la técnica En un sistema de televisión de pago (Pay-TV) , el receptor selecciona los programas o los datos que quiere recibir, y paga para la descodificación de estos datos, que son enviados de modo encriptado. Entre otros, se conocen sistemas en los que los receptores cierran un abono con el emisor de televisión para el uso ilimitado de los datos, y sistemas en los que los usuarios sólo han de pagar por los datos descodificados que realmente se han descodificado a partir de una tarjeta de chip insertada en el descodificador (pay-per-view) .

Para descodificar los datos, el receptor necesita por lo general un descodificador con el que los datos emitidos por el emisor son descodificados, y que también son responsables de la determinación del tiempo de uso y, dado el caso, para cargar la tarjeta de chip con el importe que se ha de facturar. Sólo los usuarios que disponen del descodificador adecuado y de la clave de descodificación adecuada pueden descodificar los datos emitidos en modo broadcast, y reproducirlos en una forma que se pueda comprender.

Los descodificadores también se usan en otros sistemas en los que los datos emitidos, entre otros los datos emitidos en el modo de broadcast, sólo pueden ser reproducidos por los receptores autorizados, por ejemplo conjuntamente con Internet o con sistemas de comunicaciones móviles.

Con el sistema DAB o DVB (Digital Audio o Digital Video Broadcasting) , se pueden emitir, adicionalmente al programa, también datos que acompañen al programa y datos que no acompañen al programa en el modo de broadcast. Habitualmente se desea poder acceder a estos datos, para que sólo puedan ser descodificados por los receptores autorizados con un descodificador y una clave de descodificación.

La Figura 1 muestra de modo esquemático un sistema de descodificación conocido con un emisor 1, que envía datos, por ejemplo datos de imágenes, a un gran número de descodificadores 5, como por ejemplo receptores de televisión. Cada descodificador 5 comprende una parte de recepción 2, por ejemplo un sintonizador de televisión, un módem, etc. Los datos x recibidos por la parte de recepción 2 son depositados en una memoria de buffer 3, y son descodificados por un módulo de descodificación 4. El módulo de descodificación 4 descodifica los datos x (por ejemplo permutando para ello líneas de la imagen y/o bloques digitales y/o combinándolos) , y de este modo conforma una imagen descodifica y, que se reproduce por medio de medios de reproducción 8. Las reglas de permutación y de combinación se definen por medio de una clave de descodificación secreta, que es generada por un generador de claves 6. En el caso más sencillo, la clave de descodificación K se fija en el módulo de descodificación 4, y con ello no se puede modificar.

La Figura 2 muestra un ejemplo de un módulo de descodificación 4 digital, en este caso un descifrador. El módulo de descodificación 4 comprende en este ejemplo un registro de desplazamiento 40 con un gran número de celdas, en las que se almacenan, por ejemplo, los siguientes bits, bytes, grupos de bytes (de modo correspondiente, por ejemplo, a una línea de una señal de televisión o a un bloque de imágenes) de la señal x (i) codificada. Cada celda del registro de desplazamiento 40 está unida con una conexión AND 41, cuya segunda entrada está unida con un elemento (por ejemplo un bit) de una clave de descodificación K={knkn-1kn-2..k1k0 }. La salida de cada conexión AND 41 se deriva a una conexión XOR 42, cuya segunda entrada está unida con la salida de la conexión XOR 42 anterior. La primer celda del registro de desplazamiento 40 y la primera conexión XOR 42 están unidas con la señal x (i) codificada. La última conexión XOR 42 entrega la señal y (i) descodificada.

Este módulo de descodificación 4 puede descodificar con la clave de descodificación K={knkn-1kn-2..k1k0 } una señal x codificada con un polinomio knxn+ kn-1xn-1+ kn-2xn-1+.. k1x+ ko, y generar la señal y descodificarla.

No se ha definido ninguna arquitectura estandarizada para descodificadores y para módulos de descodificación. En particular, la longitud de la clave de descodificación K o bien del registro de desplazamiento 40 y el formato del bloque digital en las celdas del registro de desplazamiento dependen del sistema de emisión, e incluso del emisor. En muchos sistemas de emisión se usan módulos de descodificación más complejos con otra arquitectura, por ejemplo módulos de descodificación que emplean varios registros de desplazamiento, o se usan otras conexiones lógicas y algoritmos de descodificación más complejos. Cada emisor 1, con ello, selecciona un sistema de descodificación, con el que se puede cumplir con sus requerimientos de seguridad.

Esto, sin embargo, para el usuario del receptor 5 tiene la desventaja de que por lo general se han de comprar varios descodificadores 5 cuando quiere recibir datos de varios emisores (por ejemplo emisores de televisión) que emplean

diferentes algoritmos de codificación (por ejemplo varias disposiciones diferentes de registros de desplazamiento y conexiones lógicas) .

Adicionalmente, un emisor no puede reemplazar el algoritmo de codificación usado sin sustituir todo el parque de receptores distribuido a los usuarios finales. Cuando el algoritmo de codificación empleado ya no cumple con los requerimientos de seguridad deseados, con ello, sólo se puede sustituir con un coste elevado.

La clave de descodificación K usada por el módulo de descodificación 4 puede ser fijada, por ejemplo, por el emisor 1, y puede ser depositada en el descodificador. Esto, sin embargo, tiene la desventaja de que cada uno que haya encontrado la clave de descodificación K puede seguir usando ésta durante un tiempo ilimitado para descodificar datos recibidos.

Se conoce ya que este problema puede ser evitado cuando la clave se reemplaza de modo periódico. En este caso, el emisor ha de fijar una nueva clave K, y transmitirla a través de un canal seguro adecuado al descodificador 5.

El documento WO-A1-94/08408 describe, por ejemplo, un dispositivo de comunicación con una estación central que, cuando se cumplen ciertas condiciones, envía claves de descifrado a través de una red móvil a descodificadores móviles. Este documento, sin embargo, no aporta ninguna solución a la problemática de la invención.

El documento EP-A1-0 626 793 describe un descodificador para imágenes de televisión con dos procesadores. Un primer procesador realiza el descifrado de los datos con una clave, que es enviada de modo encriptado por el emisor, y que es desencriptada por un segundo procesador en una tarjeta de chip. Esta solución, sin embargo, tiene la desventaja de que para el descifrado de datos de imágenes animadas con una elevada resolución se requieren procesadores muy rápidos (por ejemplo DSP) . Este tipo de procesadores son caros y requieren mucha corriente, de manera que no están indicados para ser integrados en terminales portátiles (por ejemplo en tarjetas de chip) .

El documento WO-A1-90/10354 describe un descodificador en el que se genera una tabla de claves de descodificación por medio de un generador aleatorio. El generador aleatorio se inicializa con un valor de inicialización KINI secreto fijo, para generar las tablas correctas.

El documento EP-A2-0 723 373 describe un descodificar equipado con un generador de pseudoruido (pseudo-noise, PN) , en el que las señales codificadas son descodificadas a partir de la señal PN. En una variante, la señal PN generada depende de una clave de descifrado y de una lógica de conversión, que pueden ser parametrizadas de modo aleatorio. El propio algoritmo de descodificación, sin embargo, permanece siempre igual.

La seguridad que es garantizada por este tipo de sistemas conocidos, en los que se conoce la estructura del módulo de descodificación 4, y en los que sólo es secreta la clave de descifrado, es sólo tan buena como la seguridad que se garantiza por la clave de descodificación. Cualquier que conoce una posibilidad de identificar la clave de descodificación (por ejemplo por medio de escuchas de la clave durante la transmisión o por medio de la prueba de todas las posibles claves)... [Seguir leyendo]

1. Descodificador (5) con un módulo de descodificación (4) , para descodificar datos de imagen codificados digitales de un emisor de broadcast (1) que son recibidos con una primera parte de recepción (2) , en el que el módulo de descodificación (4) usa una clave de descodificación (K) para convertir datos codificados en datos descodificados,

en el que el módulo de descodificación (4) mencionado contiene una conexión FPGA programable con un gran número de bloques lógicos, cuya conexión se puede modificar por medio de la modificación de una memoria FPGA (7) , dependiendo la descodificación de los datos de imagen mencionados de la programación de esta conexión FPGA, y en el que la memoria FPGA (7) se encuentra en una tarjeta de chip (12) , caracterizado porque el módulo de descodificación (4) se encuentra en la tarjeta de chip (12) , y el descodificador (5) comprende una segunda parte de recepción (9) para una red de comunicaciones móviles (10) , de manera que la memoria FPGA (7) mencionada se puede actualizar a través de la red de comunicaciones móviles (10) .

2. Descodificador (5) según una de las reivindicaciones anteriores, caracterizado porque el módulo de descodificación (4) mencionado usa una clave de descodificación (K) que se determina con una conexión FPGA (6) programable.

3. Descodificador (5) según la reivindicación anterior, caracterizado porque la clave de descodificación (K) mencionada se determinada con un generador aleatorio (6) realizado con una conexión FPGA programable.

4. Descodificador (5) según la reivindicación anterior, caracterizado porque el generador aleatorio (6) usa un valor de inicialización (KINI) que está almacenado en la tarjeta de chip (12) .

5. Descodificador (5) según una de las reivindicaciones 3 ó 4, caracterizado porque el generador aleatorio (6) mencionado usa un valor de inicialización (KINI) que se transmite a través una red de comunicaciones móviles (10) al descodificador (5) mencionado.

6. Descodificador (5) según una de las reivindicaciones 3 ó 4, caracterizado porque el generador aleatorio (4) mencionado usa un valor de inicialización (KINI) que se transmite de modo encriptado a través de un canal de broadcast y se desencripta en la tarjeta de chip (12) en el descodificador mencionado.

7. Descodificador (5) según la reivindicación anterior, caracterizado porque la tarjeta de chip (12) mencionada comprende una conexión FPGA (6) para el desencriptado del valor de inicialización (KINI) mencionado.

8. Descodificador (5) según la reivindicación 2, caracterizado porque la clave de descodificación (K) mencionada se almacena en la tarjeta de chip (12) .

9. Descodificador (5) según la reivindicación 2, caracterizado porque la clave de descodificación (K) mencionada se transmite a través de la red de comunicaciones móviles (10) al descodificador mencionado.

10. Descodificador (5) según la reivindicación 2, caracterizado porque la clave de descodificación (K) mencionada se transmite encriptada a través de un canal de broadcast, y se desencripta en la tarjeta de chip (12) en el descodificador (5) mencionado.

11. Descodificador (5) según la reivindicación anterior, caracterizado porque la tarjeta de chip (12) mencionada comprende una conexión FPGA para el desencriptado de la clave de descodificación (K) mencionada.

12. Descodificador (5) según una de las reivindicaciones anteriores, caracterizado porque comprende un receptor DAB o DVB (2) , para recibir los datos mencionados de imágenes animadas.

13. Descodificador (5) según una de las reivindicaciones 1 a 11, caracterizado porque comprende un receptor de PLC (2) para recibir los datos mencionados de imágenes animadas.

14. Descodificador (5) según una de las reivindicaciones 1 a 11, caracterizado porque comprende un receptor ADSL

(2) para recibir los datos mencionados de imágenes animadas.

15. Descodificador (5) según una de las reivindicaciones 1 a 11, caracterizado porque comprende un receptor UMTS

(2) para recibir los datos mencionados de imágenes animadas.

16. Descodificador (5) según una de las reivindicaciones 1 a 15, caracterizado porque comprende un módulo de identificación (12) , en el que está depositada la identidad (120) del usuario para identificar el usuario en la red de comunicaciones móviles (10) .

17. Procedimiento para descodificar datos de imágenes animadas codificados de un emisor de broadcast (1) con un

descodificador (5) que comprende una primera parte de recepción (2) para el emisor de broadcast (1) y un módulo de descodificación (4) , en el que el módulo de descodificación (4) usa una clave de descodificación (K) para convertir datos codificados en datos descodificados, con los siguientes pasos:

- los datos de imagen mencionados se desencriptan a partir del módulo de descodificación (4) , que se realiza como una conexión FPGA con una pluralidad de bloques lógicos, cuya conexión se puede modificar por medio de la variación de una memoria FPGA (7) que se encuentra en una tarjeta de chip (12) ,

- descodificación de los datos de imagen mencionados a partir de la conexión FPGA mencionada

caracterizado porque el módulo de descodificación (4) mencionado se encuentra en la tarjeta de chip (12) , y el descodificador (5) comprende una segunda parte de recepción (9) para una red de comunicaciones móviles (10) , y la memoria FPGA (7) mencionada se actualiza a través de la red de comunicaciones móviles (10) .

18. Procedimiento según la reivindicación 17, caracterizado porque los datos de imagen mencionados se desencriptan a partir de una clave de descodificación (K) que se determina con un circuito FPGA programable (6) .

19. Procedimiento según la reivindicación anterior, caracterizado porque la clave de descodificación (K) mencionada se determina con un generador aleatorio (6) fabricado por medio de una conexión FPGA programable.

20. Procedimiento según la reivindicación anterior, caracterizado porque el generador aleatorio (6) mencionado usa un valor de inicialización (KINI) que se vende por tarjeta de chip (12) .

21. Procedimiento según una de las reivindicaciones 18 ó 20, caracterizado porque el generador aleatorio (6) mencionado usa un valor de inicialización (KINI) que se transmite a través de la red de comunicaciones móviles (10) al descodificador (5) mencionado.

22. Procedimiento según una de las reivindicaciones 18 ó 20, caracterizado porque el generador aleatorio (4) mencionado usa un valor de inicialización (KINI) que se transmite encriptado a través de un canal de broadcast, y se encripta en la tarjeta de chip (12) en el descodificador (5) mencionado.

23. Procedimiento según la reivindicación 20, caracterizado porque la clave de descodificación (K) mencionada se transmite a través de la red de comunicaciones móviles (10) al descodificador (5) mencionado.

24. Procedimiento según la reivindicación 18, caracterizado porque la clave de descodificación (K) mencionada se transmite a través de un canal de broadcast, y se desencripta en la tarjeta de chip (12) en el descodificador (5) mencionado.

25. Procedimiento según una de las reivindicaciones 17 a 24, caracterizado porque los datos de imagen mencionados se transmiten a través de un canal de transmisión DAB o DVB.

26. Procedimiento según una de las reivindicaciones 17 a 24, caracterizado porque los datos de imagen mencionados se transmiten a través de un canal de transmisión PLC.

27. Procedimiento según una de las reivindicaciones 17 a 24, caracterizado porque los datos de imagen mencionados se transmiten a través de un canal de transmisión ADSL.

28. Procedimiento según una de las reivindicaciones 17 a 24, caracterizado porque los datos de imagen mencionados se transmiten a través de un canal de transmisión UMTS.

29. Procedimiento según una de las reivindicaciones 17 a 28, caracterizado porque la identidad del usuario (120) en la red de comunicaciones móviles (10) se determina a partir de un módulo de identificación (12) .

30. Procedimiento según una de las reivindicaciones 17 a 29, caracterizado porque el algoritmo de descodificación, que es usado por un emisor de broadcast (1) determinado se modifica varias veces, y porque la conexión FPGA mencionada (4; 6) se programa de nuevo varias veces de modo correspondiente.

31. Procedimiento según una de las reivindicaciones anteriores, caracterizado porque el emisor de broadcast (1) mencionado modifica la capacidad de reconocimiento de diferentes emisiones por medio de la adaptación del algoritmo de codificación mencionado.

32. Tarjeta de chip (12) para su uso en un descodificador (5) según una de las reivindicaciones 1 a 16, para descodificar datos de imagen codificados digitales de un emisor de broadcast (1) , caracterizada porque comprende un módulo de descodificación (4) que contiene una conexión FPGA programable con una pluralidad de bloques lógicos, cuya conexión se puede modificar por medio de la variación de una memoria FPGA (7) que se encuentra en la tarjeta de chip (12) , usándose la conexión FPGA mencionada para la adaptación de un algoritmo para la

descodificación de datos de imagen, y pudiéndose actualizar la memoria FPGA (7) mencionada a través de una red de comunicaciones móviles (10) .

33. Tarjeta de chip (12) según la reivindicación 32, caracterizada porque la conexión FPGA mencionada es un 5 generador aleatorio (6) .

34. Tarjeta de chip (12) según la reivindicación 32, caracterizada porque la conexión FPGA mencionada permite la determinación de un valor de inicialización (KINI) para un generador aleatorio (6) .

35. Tarjeta de chip (12) según una de las reivindicaciones 32 a 34, caracterizada porque contiene además datos de identificación de usuario (120) , para modificar el usuario en la red de comunicaciones móviles (10) .