Circuito conversor de capacidad-frecuencia para transductores capacitivos,

formado por un oscilador en anillo (2000) que incluye condensadores de capacidad variable con la magnitud a medir, un contador binario (3000) que proporciona una salida digital binaria, un conversor de paralelo a serie (4000) y un bloque de lógica de control (1000) que coordina las operaciones entre los componentes citados

Circuito conversor de capacidad-frecuencia para transductores capacitivos.

Sector de la técnica

La presente invención está relacionada con los dispositivos que se conocen como transductores capacitivos, proponiendo un circuito conversor de capacidad-frecuencia, con salida digital, para dichos dispositivos.

Estado de la técnica

Actualmente existe una tendencia clara a minimizar el consumo en potencia de los circuitos integrados, encontrándose el origen de esta tendencia en el amplio crecimiento de aquellas aplicaciones en las que el consumo energético es crucial, como por ejemplo en los sensores inalámbricos, transpondedores RFID (Identificación por Radiofrecuencia) dotados de un sensor, etc.

En tales aplicaciones se puede distinguir entre los circuitos que constan de una batería con una disponibilidad de energía muy limitada (circuitos activos) y los que recogen y almacenan temporalmente la energía de una fuente radiante para su correcto funcionamiento (circuitos pasivos), siendo deseable, tanto en uno como en otro tipo de circuitos, alcanzar cotas mínimas de consumo en potencia.

Por otra parte, en la mayoría de las aplicaciones actuales, y especialmente en las relacionadas con transductores capacitivos, es preferible disponer de la información de salida del circuito en forma digital (en lugar de analógica), aunque ello implique un cierto aumento en el consumo total del circuito.

En ese sentido, la Patente ES 200600518, presenta un transductor capacitivo capaz de convertir el valor de la magnitud a medir en la anchura analógica de un pulso de salida, comprendiendo dicho transductor dos cadenas de inversores con condensadores intercalados y una puerta lógica que produce el pulso cuya anchura es función de la magnitud a medir, de manera que una de las cadenas consta de condensadores de capacidad fija (que no varían con la magnitud a medir), generando un retardo constante para cualquier valor de la magnitud, en tanto que la otra cadena costa de condensadores variables, que generan un retardo variable con el valor de la magnitud a medir, de modo que las salidas de ambas cadenas se combinan en la puerta lógica, dando como resultado, en su salida, un pulso cuya anchura temporal es la diferencia entre ambos retardos. De esta forma se tiene como salida analógica del transductor, un pulso cuya anchura es función de la magnitud a medir.

Dicha solución tiene un inconveniente por la naturaleza analógica del pulso que se obtiene en la salida, ya que para obtener una representación digital del valor de la magnitud medida se requiere digitalizar la anchura temporal del pulso de salida entregado por la puerta lógica, lo que hace necesario un segundo bloque conversor de la duración del pulso a digital, aumentando así considerablemente el consumo total del circuito.

La Patente PCT/ES2006/000562, presenta por su parte un sensor de temperatura basado en un oscilador de anillo, en donde se mide la temperatura a través de la dependencia térmica del retardo introducido por los inversores del oscilador en anillo, de manera que los pulsos entregados por el oscilador se cuentan en un contador, obteniéndose una representación digital de la medida de la temperatura. Esta invención no contempla sin embargo la medición de ninguna otra magnitud distinta de la temperatura, ni emplea condensadores externos de ningún tipo.

Objeto de la invención

De acuerdo con la invención se propone un circuito conversor de capacidad-frecuencia, con el cual se obtiene un bajo consumo que permite la aplicación en sensores incorporables a transpondedores RFID, y con carácter general en sensores inalámbricos.

Este circuito objeto de la invención consta de un oscilador en anillo, el cual genera un tren de pulsos cuya frecuencia es dependiente del retraso introducido por las puertas lógicas y por los condensadores variables que le componen, y a su vez, la capacidad de dichos condensadores y por tanto el retraso y la frecuencia del tren de pulsos, varían con la magnitud a medir, como es propio de los transductores capacitivos; un contador binario que cuenta el número de pulsos entregado por el oscilador en un tiempo dado extraído de una señal de reloj; y opcionalmente un conversor digital de paralelo a serie, que toma la representación digital en paralelo de la medida dada por el contador binario y la convierte en otra representación digital serie; siendo además incorporable un bloque de lógica de control para coordinar las operaciones de los módulos anteriores; y cara a la calibración un registro o memoria (volátil o no volátil), donde se almacena la representación digital de la medida.

El oscilador en anillo se compone de un número impar de puertas lógicas negadas, que generan la oscilación; un circuito de activación/desactivación de la tensión de alimentación para el resto de los componentes del oscilador; una fuente de corriente con alto índice PSRR (rechazo a variaciones de la tensión de alimentación), para alimentar a las puertas lógicas generadoras de la oscilación; un circuito de arranque para establecer el punto de operación estable de la fuente de corriente; y uno o varios condensadores variables intercalados entre las puertas lógicas negadas, que hacen que la frecuencia del tren de pulsos varíe con la magnitud a medir.

El contador binario cuenta el número de pulsos del tren de pulsos entregado por el oscilador en un tiempo determinado, con lo cual se obtiene una representación digital binaria de la medida (dada por ejemplo por una palabra de 12 bits en paralelo). Para ello, como una posible realización, el contador se compone, por ejemplo, de flip-flops tipo D, latches (candados) tipo D y puertas lógicas inversoras.

El conversor (opcional) de paralelo a serie, toma la palabra digital entregada en paralelo por el contador, y la convierte en una palabra digital en serie, para lo cual, como una posible realización, el conversor se compone de flip-flops tipo D, puertas lógicas inversoras, puertas lógicas AND y puertas lógicas OR; pudiendo almacenarse la palabra digital en serie, en un registro o memoria, para su posterior envío, o para su uso en calibración.

Finalmente, el bloque de lógica de control toma las dos señales entrantes al circuito (la señal de reloj y la señal de inicio de la medida), generando tres señales que son necesarias para la correcta coordinación entre los distintos módulos del circuito, de manera que la primera de dichas señales establece el tiempo necesario para la realización de la medida hasta que se entrega la representación en paralelo en la salida del contador, la segunda señal gobierna el inicio y fin de la operación del oscilador en anillo, y la tercera señal define el tiempo durante el cual se cuentan en el contador los pulsos entregados por el oscilador. Para ello, como una posible realización, el bloque de lógica de control consta de varios sub-bloques, que a su vez están compuestos por flip-flops tipo D, puertas lógicas inversoras, puertas lógicas AND, puertas lógicas OR y puertas lógicas NOR.

En lo referente a la calibración del transductor capacitivo, se realiza una medida relativa para un valor de referencia de la magnitud objeto de la medición (lo que implica un valor de referencia de capacidad por parte de los condensadores), y la correspondiente representación digital se almacena en el registro o memoria, para su posible envío, como valor de referencia, a un monitor (lector o receptor).

Descripción de las figuras

La figura 1 muestra un diagrama en bloques general del circuito de la invención.

La figura 2 representa el diagrama en bloques del nivel jerárquico superior de la lógica de control de dicho circuito de la invención.

La figura 3 representa un diagrama en bloque de un siguiente nivel jerárquico de la mencionada lógica de control del circuito.

La figura 4 es un diagrama en bloque de otro nivel jerárquico de la lógica de control del circuito.

La figura 5 representa un diagrama en bloques del bloque T_Start de la figura anterior.

La figura 6 representa un diagrama en bloques del bloque Osc_Start de la figura 4.

La figura 7 representa un diagrama en bloques del bloque Meas & Enable de la figura 3.

La figura 8 muestra el diagrama en bloque del nivel jerárquico superior del oscilador del circuito de la invención.

La figura 9 es un esquema circuital de dicho oscilador de la figura anterior.

La figura 10 muestra el diagrama en bloques del nivel jerárquico superior del contador...

1. Circuito conversor de capacidad-frecuencia para transductores capacitivos, caracterizado porque consta de un contador binario (3000) y un oscilador en anillo (2000) provisto con condensadores de capacidad variable con la magnitud a medir, intercalados entre puertas lógicas negadoras, de modo que la frecuencia de dicho oscilador en anillo (2000) resulta dependiente de esa capacidad, proporcionando el contador binario (3000) una salida digital binaria que es función de la mencionada frecuencia del oscilador en anillo (2000) y por tanto de la magnitud a medir.

2. Circuito conversor de capacidad-frecuencia para transductores capacitivos, de acuerdo con la primera reivindicación, caracterizado porque el oscilador en anillo (2000) está compuesto por:

3. Circuito conversor de capacidad-frecuencia para transductores capacitivos, de acuerdo con la segunda reivindicación, caracterizado porque el generador de pulsos del oscilador en anillo (2000) está formado por una combinación cualquiera de puertas lógicas, para obtener a la salida un tren de pulsos cuya frecuencia de oscilación sea función del retraso introducido por las puertas lógicas y los condensadores intercalados entre ellas.

4. Circuito conversor de capacidad-frecuencia para transductores capacitivos, de acuerdo con la primera reivindicación, caracterizado porque incorpora un transpondedor RFID como parte de un transductor capacitivo comunicado con un lector o receptor RFID.