INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

Un método para borrar memorias intermedias de traducción de direcciones e invalidar una gama de elementos de una tabla de traducción de direcciones de almacenamiento asociadas en un sistema informático,

comprendiendo el sistema informático una o más unidades centrales de proceso en comunicación con un almacenamiento principal, teniendo las unidades centrales de proceso unas memorias intermedias de traducción de direcciones, teniendo además la memoria intermedia de traducción de direcciones elementos de memoria intermedia de traducción de direcciones que mantienen la información de traducción de direcciones, teniendo el sistema informático tablas de páginas y otras tablas de traducción de direcciones para traducir las direcciones del almacenamiento principal virtual de una unidad central de proceso de una o más unidades de proceso, en direcciones del almacenamiento principal del sistema informático, comprendiendo las tablas de traducción de direcciones cualquiera de los siguientes: una o mástablas de segmentos, una o más tablas de segmentos y una o más tablas de la primera región, una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región o una o más tablas de segmentos y una o más tablas de la primera región y una o más tablas de la segunda región y una o más tablas de la tercera región, donde un elemento de una tabla de segmentos comprende un origen de la tabla de páginas; estando caracterizado el método porque comprende los pasos de: extraer una instrucción multifunción (600) de ordenador de un Elemento de Tabla de Traducción Dinámica de Direcciones de Invalidación (IDTE), comprendiendo la instrucción multifunción IDTE un campo (602) de código de operación que tiene un valor del campo del código de operación que identifica la instrucción como una instrucción IDTE multifunción, siendo la instrucción IDTE multifunción para realizar una primera función o bien una segunda función, comprendiendo la primera función una operaciónde invalidación y borrado, y comprendiendo la segunda función una operación de borrado y no una operación de invalidación; ejecutar la instrucción IDTE multifunción realizando los pasos de: cuando la función de la instrucción IDTE multifunción extraída consiste en la operación de invalidación y borrado, realizar los pasos 1) y 2): 1) invalidar (404) una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de direcciones; y 2) borrar (505), (508) memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos invalidados de la tabla de traducción de direcciones; cuando la función de la instrucción IDTE multifunción extraída consiste solamente en una operación de borrado, realizar el paso de: borrar memorias intermedias de traducción de direcciones de elementos de memorias intermedias de traducción de direcciones asociados con el uno o más elementos de la tabla de traducción de direcciones, comprendiendo el uno o más elementos de la tabla de traducción de direcciones una gama predeterminada de uno o más elementos de tabla de traducción de direcciones, de una tabla de traducción de direcciones, comenzando en un lugar predeterminado de un elemento de la tabla de traducción de direcciones.

Tipo: Resumen de patente/invención.

Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: NEW ORCHARD ROAD,ARMONK, NY 10504.

Inventor/es: SLEGEL,TIMOTHY,JOHN, HELLER,LISA, PFEFFER,ERWIN, PLAMBECK,KENNETH.

Fecha de Publicación: .

Fecha Concesión Europea: 2 de Enero de 2008.

Clasificación PCT:

  • G06F12/10 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › Traducción de direcciones.
  • G06F9/30 G06F […] › G06F 9/00 Disposiciones para el control por programa, p. ej. unidad de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones máquina, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22; para ejecutar subprogramas G06F 9/40).
  • G06F9/38 G06F 9/00 […] › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.
  • Fb
  • Twitter
  • G+
  • 📞
  • Pinit
INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.

Patentes similares o relacionadas:

Procesador de señal digital, del 20 de Abril de 2016, de MediaTek Sweden AB: Un conjunto de procesadores, que comprende un primer procesador que tiene un primer núcleo que comprende una memoria de programa , la lógica cuestión […]

Aparato y método de compensación de desfase de reloj, del 19 de Febrero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Circuito de sincronización para resincronizar datos desde un reloj de entrada a un reloj de salida, estando caracterizado el circuito porque presenta: un primer circuito […]

Imagen de 'Reserva de recursos sincronizados de tiempo en redes con paquetes…' Reserva de recursos sincronizados de tiempo en redes con paquetes conmutados, del 16 de Octubre de 2013, de THOMSON LICENSING: Método para programar unas reservas de recursos en una red de comunicaciones con paquetes conmutados quecomprende unos nodos extremos (Hi) […]

Microprocesador con selección automática de paralelismo SIMD, del 18 de Julio de 2012, de QUALCOMM INCORPORATED: Un procedimiento que comprende: monitorizar una pluralidad de instrucciones en una cola de instrucciones de un procesador quecomprende una pluralidad […]

Imagen de 'Procedimiento y aparato para la gestión proactiva de memoria…' Procedimiento y aparato para la gestión proactiva de memoria intermedia de direcciones de bifurcación de destino, del 6 de Junio de 2012, de QUALCOMM INCORPORATED: Un sistema de predicción de bifurcaciones de múltiples etapas que comprende: una memoria intermedia de direcciones de bifurcación de destino BTAC […]

Imagen de 'Mecanismo para una atomicidad fuerte en un sistema de memoria…' Mecanismo para una atomicidad fuerte en un sistema de memoria transaccional, del 23 de Mayo de 2012, de INTEL CORPORATION: Un procedimiento para proporcionar mecanismos para una atomicidad fuerte en un sistema de memoriatransaccionalcaracterizado por: detectar una […]

Representar saltos de bucle en un registro de historia de saltos con múltiples bits, del 16 de Mayo de 2012, de QUALCOMM INCORPORATED: Un procedimiento de predicción de saltos, que comprende: determinar que una instrucción de salto condicional es una instrucción de final de bucle; contar un número […]

Imagen de 'Aparato para predecir direcciones objetivo de conexión múltiples' Aparato para predecir direcciones objetivo de conexión múltiples, del 10 de Abril de 2012, de VIA TECHNOLOGIES, INC.: Un aparato en un microprocesador para predecir una dirección objetivo para un número variable de instrucciones de conexión en una línea en memoria caché captada […]