COPROCESADOR CANALIZADO.

Máquina de transferencia de vectores entre entidades pares (40),

que comprende: un procesador central (42) que se puede hacer funcionar para ejecutar un programa, y, en respuesta al programa, se puede hacer funcionar para generar unos primeros datos principales; un acelerador de canalización (44) que comprende canalizaciones de conexiones permanentes y que está acoplado al procesador central (42) y que se puede hacer funcionar para recibir los primeros datos principales y para generar unos primeros datos de canalización a partir de los primeros datos principales, presentando el acelerador de canalización unas interconexiones internas configurables y una memoria de microprograma (52) que se puede hacer funcionar para almacenar un microprograma de configuración para configurar las interconexiones internas, caracterizada porque la máquina de vectores entre pares (40) comprende además un registro de configuración (70) del acelerador acoplado al procesador central (42) y que se puede hacer funcionar para almacenar información de configuración del acelerador de canalización que es independiente con respecto al programa, y el procesador central (42) se puede hacer funcionar para recibir la información de configuración a partir del registro (70) y para configurar el acelerador de canalización (44) con vistas a generar los primeros datos de canalización mediante el suministro de la información de configuración al acelerador de canalización antes de ejecutar el programa descargando la información de configuración en la memoria del microprograma, y porque se proporciona un único bus (50) para la comunicación del procesador central con el acelerador de canalización y el procesador central y el acelerador de canalización se comunican a través de mensajes que comprenden los primeros datos principales y un encabezamiento que contiene la canalización de conexiones permanentes deseada de destino de los datos.

Tipo: Resumen de patente/invención.

Solicitante: LOCKHEED MARTIN CORPORATION.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 9500 GODWIN DRIVE, BUILDING 400/043,MANASSAS, VA 20110-4157.

Inventor/es: MATHUR,CHANDAN, HELLENBACH,SCOTT, RAPP,JOHN,W, JACKSON,LARRY, JONES,MARK, CHERASARO,TROY.

Fecha de Publicación: .

Fecha Concesión Europea: 12 de Diciembre de 2007.

Clasificación PCT:

  • G06F9/38 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidad de control (control por programa para dispositivos periféricos G06F 13/10). › Ejecución simultánea de instrucciones, p. ej. segmentación, anticipación.
  • Fb
  • Twitter
  • G+
  • 📞
  • Pinit
COPROCESADOR CANALIZADO.

Patentes similares o relacionadas:

Procesador de señal digital, del 20 de Abril de 2016, de MediaTek Sweden AB: Un conjunto de procesadores, que comprende un primer procesador que tiene un primer núcleo que comprende una memoria de programa , la lógica cuestión […]

Aparato y método de compensación de desfase de reloj, del 19 de Febrero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Circuito de sincronización para resincronizar datos desde un reloj de entrada a un reloj de salida, estando caracterizado el circuito porque presenta: un primer circuito […]

Imagen de 'Reserva de recursos sincronizados de tiempo en redes con paquetes…' Reserva de recursos sincronizados de tiempo en redes con paquetes conmutados, del 16 de Octubre de 2013, de THOMSON LICENSING: Método para programar unas reservas de recursos en una red de comunicaciones con paquetes conmutados quecomprende unos nodos extremos (Hi) […]

Microprocesador con selección automática de paralelismo SIMD, del 18 de Julio de 2012, de QUALCOMM INCORPORATED: Un procedimiento que comprende: monitorizar una pluralidad de instrucciones en una cola de instrucciones de un procesador quecomprende una pluralidad […]

Imagen de 'Procedimiento y aparato para la gestión proactiva de memoria…' Procedimiento y aparato para la gestión proactiva de memoria intermedia de direcciones de bifurcación de destino, del 6 de Junio de 2012, de QUALCOMM INCORPORATED: Un sistema de predicción de bifurcaciones de múltiples etapas que comprende: una memoria intermedia de direcciones de bifurcación de destino BTAC […]

Imagen de 'Mecanismo para una atomicidad fuerte en un sistema de memoria…' Mecanismo para una atomicidad fuerte en un sistema de memoria transaccional, del 23 de Mayo de 2012, de INTEL CORPORATION: Un procedimiento para proporcionar mecanismos para una atomicidad fuerte en un sistema de memoriatransaccionalcaracterizado por: detectar una […]

Representar saltos de bucle en un registro de historia de saltos con múltiples bits, del 16 de Mayo de 2012, de QUALCOMM INCORPORATED: Un procedimiento de predicción de saltos, que comprende: determinar que una instrucción de salto condicional es una instrucción de final de bucle; contar un número […]

Imagen de 'Aparato para predecir direcciones objetivo de conexión múltiples' Aparato para predecir direcciones objetivo de conexión múltiples, del 10 de Abril de 2012, de VIA TECHNOLOGIES, INC.: Un aparato en un microprocesador para predecir una dirección objetivo para un número variable de instrucciones de conexión en una línea en memoria caché captada […]

‹‹ PROCEDIMIENTO PARA FABRICAR UNA PIEZA DE MOLDE QUE PRESENTA UNA SUPERFICIE PRINCIPAL CURVADA QUE SOPORTA UNA MICROESTRUCTURA UTILITARIA

OXADIAZOLES PROCINETICOS ››