MODULADOR SIGMA-DELTA DIGITAL.
UN MODULADOR SIGMA-DELTA DIGITAL DE SEGUNDO ORDEN EN EL QUE SE UTILIZA UN SOLO SUMADOR (AD) PARALELO MULTIBIT EN MULTIPLEX DE DIVISION DE TIEMPO CON UN CIRCUITO DE RETARDO DE INTEGRACION (DL3) ENTRE LA SALIDA DEL SUMADOR Y EL CUANTIFICADOR DE SALIDA (TD),
ACOPLANDOSE TAMBIEN EL CIRCUITO DE RETARDO DE INTEGRACION A UNA ENTRADA DEL SUMADOR A TRAVES DE UN CONMUTADOR DEL MULTIPLEXOR BIDIRECCIONAL (SW1) Y A LA OTRA ENTRADA DEL SUMADOR VIA UN CIRCUITO DE RETARDO ADICIONAL (DL4). EN UNA POSICION DEL CONMUTADOR, SE AÑADE UN PATRON DE ENTRADA A LA SALIDA DEL CIRCUITO DE RETARDO ADICIONAL Y EN LA OTRA, SE INCORPORAN SALIDAS DESDE AMBOS CIRCUITOS DE RETARDO. PARA JUSTIFICAR LA AUSENCIA DE LOS SUSTRACTORES ALIMENTADOS DESDE EL CUANTIFICADOR, SE PASAN ALGUNOS BITS EMITIDOS POR EL CIRCUITO DE RETARDO DE INTEGRACION DE FORMA INVERTIDA, TANTO AL CIRCUITO DE RETARDO ADICIONAL (INV3) COMO, DESDE LA SALIDA INVERTIDA (INV1) DEL CUANTIFICADOR FINALMENTE A TRAVES DE UN TERCER CIRCUITO DE RETARDO (DL5), AL CONMUTADOR.
Tipo: Resumen de patente/invención.
Solicitante: ALCATEL BELL NAAMLOZE VENNOOTSCHAP.
Nacionalidad solicitante: Bélgica.
Dirección: FRANCIS WELLESPLEIN 1,B-2018 ANTWERPEN 1.
Inventor/es: HASPESLAGH, DIDIER RENE, MOERMAN, ERIK.
Fecha de Publicación: .
Fecha Concesión Europea: 15 de Enero de 1997.
Clasificación Internacional de Patentes:
- G06F7/50 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 7/00 Métodos o disposiciones para el procesamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00). › Adición; Subtracción (G06F 7/483 - G06F 7/491, G06F 7/544 - G06F 7/556 tiene prioridad).
- H03M7/32 ELECTRICIDAD. › H03 CIRCUITOS ELECTRONICOS BASICOS. › H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 7/00 Conversión de un código, en el cual la información está representada por una secuencia dada o por un número de dígitos, en un código en el cual la misma información está representada por una secuencia o por un número de dígitos diferentes. › Conversión en, o a partir de una modulación delta, es decir, una modulación diferencial de un bit.
Patentes similares o relacionadas:
PROCESAMIENTO DE DATOS DE UNA SEÑAL DE FLUJO DE BITS., del 1 de Mayo de 2006, de KONINKLIJKE PHILIPS ELECTRONICS N.V.: SE DESCRIBE UN APARATO DE PROCESO DE DATOS PARA EL PROCESO DE DATOS DE UNA SEÑAL DE AUDIO. EL APARATO DE PROCESO DE DATOS COMPRENDE UN TERMINAL DE ENTRADA PARA […]
MODULADOR SIGMA-DELTA PARA CONVERTIDOR DIGITAL-ANALOGICO, del 1 de Octubre de 1996, de THOMSON CONSUMER ELECTRONICS, INC.: UN CONVERTIDOR ANALOGO A DIGITAL INCLUYE UN MODULADOR DELTA-SIGMA DE DATOS MUESTRADOS PARA REPROBAR Y CUANTIFICAR TOSCAMENTE LAS MUESTRAS DIGITALES […]
CIRCUITO MULTIPLICADOR DE UN UNICO BIT CON FUNCION DE AJUSTE DE FASE, del 8 de Abril de 2011, de OSAKI ELECTRIC CO., LTD: Circuito multiplicador de un único bit con función de ajuste de fase.Aumenta la resolución del ajuste de fase. Incluye un elemento aritmético […]
TRANSMISION DE UNA SEÑAL DE FLUJO DE BITS, del 1 de Marzo de 2008, de KONINKLIJKE PHILIPS ELECTRONICS N.V.: Señal de transmisión que comprende una señal de flujo de bits residual de datos comprimidos, obteniéndose la señal de flujo de bits residual de datos comprimidos mediante compresión […]
SUMADOR DE 1 BIT., del 1 de Febrero de 1998, de THOMSON MULTIMEDIA: POR EJEMPLO PARA LAS APLICACIONES DE VIDEO SE REQUIEREN MULTIPLICADORES RAPIDOS CON UNA ALTA RESOLUCION. PERO UNA RESOLUCION MAYOR DA COMO RESULTADO QUE SE TENGAN QUE CALCULAR […]
DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS., del 16 de Enero de 1996, de ALCATEL STANDARD ELECTRICA, S.A.: DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS. EN EL QUE PRIMERO SE REALIZA UNA REORGANIZACION DE LAS "M" PALABRAS […]
PROCEDIMIENTO Y SISTEMA PARA LA ADICION DE NUMEROS VARIABLES DE PUNTO FLOTANTE, del 1 de Mayo de 1992, de INTERNATIONAL BUSINESS MACHINES CORPORATION: PARA LA ADICION SUCESIVA DE UNA SERIE DE NUMEROS VARIABLES DE PUNTOS FLOTNTES SE EMPLEA UNA ETAPA DE ADICION DE PUNTOS QUE SE DISTRIBUYE […]
UN APARATO PARA REALIZAR ADICION BINARIA, del 16 de Abril de 1988, de SPERRY CORPORATION: UN APARATO PARA ADICION BINARIA QUE REDUCE EL RETARDO DE PROPAGACION AL GENERAR DOS SALIDAS DE SUMAS CONDICIONALES. LA SUMA CORRECTA SE OBTIENE […]