DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS.
DISPOSITIVO DE REDUCCION DEL NUMERO DE PALABRAS DE DATOS EN OPERACIONES ARITMETICAS BINARIAS.
EN EL QUE PRIMERO SE REALIZA UNA REORGANIZACION DE LAS "M" PALABRAS DE ENTRADA (A1, A2, ..., AM) DE "P" BITIOS CADA UNA, EN UN PRIMER REORGANIZADOR (21), AGRUPANDO TODOS LOS BITIOS CON UN MISMO PESO; Y DESPUES SE REALIZA UNA SUMA DE TODOS LOS BITIOS DE CADA GRUPO EN LOS CORRESPONDIENTES "P" CIRCUITOS COMBINADORES (22), Y QUE OBTIENEN RESPECTIVAMENTE "N" BITIOS DE SALIDA DONDE CADA UNO DE LOS BITIOS OBTENIDOS TIENE UN PESO IGUAL AL CORRESPONDIENTE A LA PROPIA SUMA REALIZADA MAS EL PESO COMUN A LOS BITIOS DE ENTRADA DEL CORRESPONDIENTE CIRCUITO COMBINADOR (22). FINALMENTE UN SEGUNDO REORGANIZADOR (23) REAGRUPA NUEVAMENTE TODOS LOS BITIOS DE SALIDA DE LOS ANTERIORES CIRCUITOS COMBINADORES (22) PARA GENERAR "N" PALABRAS DE SALIDA (B1, B2, ..., BN), CADA UNA DE P+N-1 BITIOS COMPUESTAS POR UNO DE LOS BITIOS GENERADOS PREVIAMENTE EN LOS CIRCUITOS COMBINADORES (22) DE TODOS Y CADA UNO DE LOS PESOS OBTENIDOS.
Tipo: Resumen de patente/invención.
Solicitante: ALCATEL STANDARD ELECTRICA, S.A..
Nacionalidad solicitante: España.
Provincia: MADRID.
Inventor/es: FERNANDEZ DURAN, ALFONSO, PEREZ ABADIA, MARIANO, GONZALEZ AHIJADO, ANGEL.
Fecha de Solicitud: 31 de Diciembre de 1992.
Fecha de Publicación: .
Fecha de Concesión: 14 de Diciembre de 1995.
Clasificación Internacional de Patentes:
- G06F7/50 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 7/00 Métodos o disposiciones para el procesamiento de datos actuando sobre el orden o el contenido de los datos tratados (circuitos lógicos H03K 19/00). › Adición; Subtracción (G06F 7/483 - G06F 7/491, G06F 7/544 - G06F 7/556 tiene prioridad).
Patentes similares o relacionadas:
SUMADOR DE 1 BIT., del 1 de Febrero de 1998, de THOMSON MULTIMEDIA: POR EJEMPLO PARA LAS APLICACIONES DE VIDEO SE REQUIEREN MULTIPLICADORES RAPIDOS CON UNA ALTA RESOLUCION. PERO UNA RESOLUCION MAYOR DA COMO RESULTADO QUE SE TENGAN QUE CALCULAR […]
MODULADOR SIGMA-DELTA DIGITAL., del 16 de Mayo de 1997, de ALCATEL BELL NAAMLOZE VENNOOTSCHAP: UN MODULADOR SIGMA-DELTA DIGITAL DE SEGUNDO ORDEN EN EL QUE SE UTILIZA UN SOLO SUMADOR (AD) PARALELO MULTIBIT EN MULTIPLEX DE DIVISION DE TIEMPO […]
PROCEDIMIENTO Y SISTEMA PARA LA ADICION DE NUMEROS VARIABLES DE PUNTO FLOTANTE, del 1 de Mayo de 1992, de INTERNATIONAL BUSINESS MACHINES CORPORATION: PARA LA ADICION SUCESIVA DE UNA SERIE DE NUMEROS VARIABLES DE PUNTOS FLOTNTES SE EMPLEA UNA ETAPA DE ADICION DE PUNTOS QUE SE DISTRIBUYE […]
UN APARATO PARA REALIZAR ADICION BINARIA, del 16 de Abril de 1988, de SPERRY CORPORATION: UN APARATO PARA ADICION BINARIA QUE REDUCE EL RETARDO DE PROPAGACION AL GENERAR DOS SALIDAS DE SUMAS CONDICIONALES. LA SUMA CORRECTA SE OBTIENE […]
PERFECCIONAMIENTOS INTRODUCIDOS EN UNA DISPOSICION DE CIRCUITO DE ETAPA RESTADORA., del 16 de Abril de 1987, de RCA CORPORATION: MODIFICACIONES EN UNA DISPOSICION DE CIRCUITO DE ETAPA RESTADORA. CONSISTENTES EN UNA CIRCUITERIA OR-EXCLUSIVA QUE TIENE LOS TERMINALES […]
PERFECCIONAMIENTOS INTRODUCIDOS EN UNA DISPOSICION DE CIRCUITOS PARA GENERAR UNA SEÑAL DE ACARREO, del 16 de Junio de 1984, de RCA CORPORATION: DISPOSICION DE CIRCUITOS PARA GENERAR UNA SEÑAL DE ACARREO EN UNA ETAPA SUMADORA BINARIA, QUE TIENE UN TERMINAL DE ENTRADA DE ACARREO, UN TERMINAL […]
PERFECCIONAMIENTOS EN REGISTROS CONTADORES MULTIORDEN, del 16 de Enero de 1956, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Perfeccionamientos en registros contadores multiorden, caracterizados por la provisión de un primer circuito aceptador de cualquier entrada decimal de 0 a 9, y suministrador […]