(06/05/2020) Un método, que comprende: segmentar (S311, S321, S331) un flujo de datos en paquetes de un tamaño fijo para una transmisión en modo ráfaga a través de un canal inalámbrico, en donde la transmisión se somete a un bloqueo periódico, en el que el bloqueo periódico comprende al menos dos bloqueos que se producen dentro de un período total, y cada bloqueo es de una duración respectiva y se repite a intervalos regulares en el período total; aplicar (S313, S323, S333) un código exterior de corrección de errores hacia delante, FEC, a los paquetes del flujo de datos para recuperar datos eliminados debido al bloqueo periódico, en donde…

(23/10/2019) Un método para la transmisión inalámbrica de una primera corriente de datos, estando la transmisión sujeta a bloqueos periódicos, el método que comprende: segmentar una primera corriente de datos en paquetes (S321) de un tamaño fijo predeterminado para una transmisión en modo ráfaga a través de un canal inalámbrico , en donde la transmisión está sujeta a un primer bloqueo periódico; aplicar un código externo de corrección de errores de reenvío (S323) a los paquetes de la primera corriente de datos para la recuperación de paquetes sujetos al primer bloqueo periódico, en donde el código externo de corrección de errores de reenvío comprende paquetes de suma de verificación agregados a la primera corriente de datos; …

(25/09/2019) Un aparato de procesamiento de datos operable para mapear símbolos de datos recibidos de un número predeterminado de señales de subportadoras de símbolos OFDM, multiplexados por división ortogonal de frecuencias, en un flujo de datos de salida, en donde el número predeterminado de señales de las subportadoras se determina de acuerdo con uno de pluralidad de modos operativos y los símbolos de datos se dividen en primeros conjuntos de símbolos de datos y segundos conjuntos de símbolos de datos; el aparato de procesamiento de datos comprende lo siguiente: un intercalador , operable para realizar un proceso de intercalado impar, que intercala los primeros conjuntos de símbolos de datos provenientes de las señales de las subportadoras de los…

(03/07/2019) Un procedimiento de intercalación de bits para intercalar bits de una palabra de código generada en base a un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico, que incluye un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetir-acumular, comprendiendo el procedimiento de intercalación de bits: una etapa de permutación de bloque cíclico de aplicación de un procedimiento de permutación de bloque cíclico a la palabra de código compuesta de N bloques cíclicos que consiste cada uno en Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación…

(08/05/2019) Un aparato de procesamiento de datos para mapear símbolos recibidos desde un número predeterminado de señales de subportadoras de un símbolo multiplexado por división ortogonal de frecuencias (OFDM) hacia un flujo de símbolos de salida, en donde el aparato de procesamiento de datos comprende lo siguiente: un desintercalador operable para ingresar en una memoria el número predeterminado de símbolos de datos de las señales de las subportadoras OFDM, y para recuperar de la memoria los símbolos de datos cargándolos en el flujo de símbolos de salida para efectuar el mapeo, en donde la recuperación está en un orden diferente al del ingreso;…

(06/03/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica, que incluye un esquema de codificación de verificación de paridad de baja densidad cuasi cíclica de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consiste en Q bits, para reordenar los bits de la palabra de código de acuerdo con una regla…

(28/02/2019) Un método de entrelazado de bits para entrelazar bits de una palabra de código generada en base a un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica, que incluye un esquema de codificación con comprobación de paridad de baja densidad cuasicíclica de repetir-acumular, comprendiendo el método de entrelazado de bits: un paso de permutación de bloque cíclico consistente en aplicar un proceso de permutación de bloque cíclico a la palabra de código constituida por N bloques cíclicos, cada uno de los cuales consta de Q bits, para reordenar los bloques cíclicos de acuerdo con una regla de permutación de bloque cíclico que define una reordenación de los bloques cíclicos; un paso de permutación de bit consistente en aplicar un proceso…

(26/02/2019) Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de comprobación de paridad de baja densidad casi cíclica, incluyendo un esquema de codificación de comprobación de paridad de baja densidad cuasi-cíclico de repetición-acumulación, comprendiendo el procedimiento de entrelazado de bits: una etapa de permutación de bits para aplicar un procedimiento de permutación de bits a la palabra de código formada por N bloques cíclicos, cada uno de los cuales consistiendo en Q bits, para reordenar los bits de la palabra de código de acuerdo con una…

(25/01/2019) Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código comprobación de paridad de baja densidad, LDPC (Low Density Parity Check), que tiene una longitud de código de 64.800 bits y una tasa de codificación de 18/30 en base a una matriz de comprobación de paridad del código LDPC, en el que el código LDPC incluye bits de información y bits de paridad, la matriz de comprobación de paridad incluye una parte de matriz de información de dimensión MxK correspondiente a los bits de información y una parte de matriz de paridad de dimensión MxM correspondiente a los bits de paridad, y en el que K = 38.880…

(25/10/2017) Un aparato de codificación para llevar a cabo una codificación mediante un código de Comprobación de Paridad de Baja Densidad, LDPC, que comprende: medios de codificación adaptados para llevar a cabo una codificación LDPC de bits de información en palabras de código LDPC que tienen una longitud de código de N ≥ 64.800 bits, una longitud de paridad de M ≥ 21.600 bits y una tasa de codificación de r ≥ 2/3; en donde la codificación LDPC se lleva a cabo según una matriz de comprobación de paridad MxN del código LDPC, y dicha matriz de comprobación de paridad MxN incluye una matriz de paridad de dimensión MxM y una matriz de información de dimensión MxK, con K ≥ 43.200, en la que la matriz de paridad…

(28/06/2017) Un aparato de procesamiento de datos , que comprende una sección de sustitución para asignar mb bits de código, donde m ≥ 8 y un número entero positivo predeterminado b ≥ 2, a b símbolos de m bits de símbolo, en donde los mb bits se han obtenido codificando bits de información en una palabra de código de Control de Paridad de Baja Densidad , LDPC, con una longitud de código N de 64.800 y una tasa de codificación de 2/3, los bits de código de la palabra de código LDPC que están escritos en una dirección de columna de una unidad de almacenamiento para almacenar mb bits en una dirección de fila y N/ mb bits en la dirección de columna, donde los mb…

(31/05/2017) Un aparto de procesamiento de datos configurado para procesar un código de comprobación de paridad de baja densidad, LDPC, como se ha prescrito en el estándar DVB-S.2 ETSI EN 302 307 V1.1.2, dicho aparato de procesamiento de datos que comprende: un almacén configurado para almacenar bits de código del código LDPC en una dirección de fila y una dirección de columna, una unidad de reordenación configurada para reordenar los bits de código del código LDPC, el código LDPC que se genera según una matriz de comprobación de paridad que comprende una matriz de información y una matriz de paridad, la matriz de información que corresponde a bits de información del…

(31/05/2017) Un aparato receptor que comprende: un dispositivo de desintercalado configurado para recibir una señal (Sa) de datos codificados LDPC en conjuntos de N elementos de datos, donde N puede variar de trama a trama, representando dicho LDPC el Control de Paridad de Baja Densidad y estando además el dispositivo de desintercalado configurado para llevar a cabo un proceso de desintercalado sobre la señal de datos (Sa) que ha sufrido un proceso de intercalado, mediante el uso de una memoria que tiene un número de columnas "a" igual a un número máximo de elementos de datos en cada conjunto; y un dispositivo de control configurado…

(17/05/2017) Un aparto de decodificación para decodificar palabras de código codificadas con Comprobación de Paridad de Baja Densidad, LDPC, que comprende: una unidad de decodificación para decodificar una palabra de código LDPC en base a una matriz de comprobación de paridad, la palabra de código LDPC que tiene una longitud de código de N ≥ 64.800 bits y que se ha codificado según una tasa de codificación de r ≥ 2/3 usando la matriz de comprobación de paridad; en donde la matriz de comprobación de paridad incluye una matriz de información HA M x K y una matriz de paridad HT M x M que es una parte que corresponde a bits de paridad de la palabra de código LDPC, donde K ≥ Nr ≥ N-M ≥ 43.200, y una longitud de paridad de M ≥ 21.600; la matriz de paridad HT que tiene una estructura de escalera, en la que los elementos…

(19/10/2016) Procedimiento de codificación con protección diferenciada aplicada a una trama (T) que comprende un conjunto de bits, efectuándose la codificación al menos a partir de un primer código corrector sistemático de tipo código LDPC, representado por un gráfico bipartito, llamado gráfico de Tanner, que comprende una pluralidad de primeros nodos, llamados nodos variables, comprendiendo dicho gráfico, además, una pluralidad de segundos nodos, llamados nodos de control, conectándose cada nodo variable a al menos un nodo de control por una rama, llamándose al número de ramas conectadas a un nodo variable grado del nodo variable, en el que cada nodo variable se asocia a un bit de una palabra de dicho primer código,…

(06/04/2016) Un método para transmitir un bloque de datos en un sistema de comunicación inalámbrica, que comprende: codificar bits de información para generar un bloque codificado (S710); analizar en primer lugar el bloque codificado para re-organizar el bloque codificado en Nss bloques espaciales, teniendo cada uno de los Nss bloques espaciales NCBPSS bits, donde Nss es un número de flujos espaciales (S720); analizar en segundo lugar cada uno de los Nss bloques espaciales para generar dos subbloques con índice l≥0, 1 (S730); intercalar los dos subbloques usando un intercalador para ancho de banda de 80 Hz (S740); y transmitir los dos subbloques intercalados a un receptor a través de dos bandas de frecuencia de 80 MHz, en el que cada uno de los Nss…

(02/03/2016) Un método de intercalación realizado mediante un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, 5 siendo T un número entero mayor de 1, usándose el método de intercalación para aplicar permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial a partir de la palabra de código, consistiendo la palabra de código en N bloques…

(16/02/2016) Un dispositivo intercalador para la transmisión conjunta de canales de transporte primero y segundo (TC1; TC2) a través de un canal de transmisión, comprendiendo el primer canal de transporte (TC1) una secuencia de primeras unidades de intercalador (IU(1,n)), y comprendiendo el segundo canal de transporte (TC2) una secuencia de segundas unidades de intercalador (IU(2,n)), comprendiendo cada unidad de intercalador al menos un símbolo, comprendiendo el dispositivo intercalador : un medio de intercalador convolucional para modificar la secuencia de las primeras unidades de intercalador de acuerdo con una primera especificación de intercalador convolucional , que define primeros recursos de transmisión para la transmisión conjunta, de manera…

(06/01/2016) Un aparato de procesamiento de datos dispuesto en funcionamiento para recuperar bits de datos desde símbolos de datos recibidos desde un número predeterminado de señales de sub-portadora de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, y formar una corriente de bits de salida, comprendiendo el aparato de procesamiento de datos: un desentrelazador de símbolos que puede funcionar para introducir por lectura en una memoria de entrelazador de símbolos el número predeterminado de símbolos de datos desde las señales de sub-portadora OFDM, y para extraer por lectura de la memoria de entrelazador de símbolos los símbolos de datos adentro…

(10/11/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después…

(12/08/2015) Un método de intercalación de bits para intercalar una palabra de código generada mediante una codificación de comprobación de paridad de baja densidad cuasi cíclica, QC LDPC, que emplea Q × Q matrices circulantes, incluyendo codificación QC LDPC de repetir-acumular, comprendiendo el método de intercalación de bits: una etapa de permutación de bits para aplicar un proceso de permutación de bits a la palabra de código para redisponer bits de palabra de código, estando compuesta la palabra de código de N bloques cíclicos consistiendo cada uno en Q bits de bloques cíclicos; y una etapa de división para dividir la palabra de código, después del proceso de permutación de bits, en una pluralidad de palabras de constelación, estando compuesta cada una de las palabras…

(05/08/2015) Un método de entrelazado de bits para el entrelazado de una palabra de código generada por una codificación cuasi cíclica de comprobación de paridad de baja densidad, QC LDPC, que emplee Q×Q matrices circulantes, incluyendo una codificación QC LDPC de acumulación repetitiva, comprendiendo el método de entrelazado de bits: una etapa de permutación del bloque cíclico de aplicación de un proceso de permutación del bloque cíclico a la palabra de código compuesta de N bloques cíclicos consistente cada uno en Q bits del bloque cíclico, de modo que redispongan los N bloques cíclicos de acuerdo con una regla de permutación…

(22/07/2015) Un dispositivo de procesamiento de datos que realiza la codificación de bits de información que comprende: una unidad de codificación que realiza la codificación de los bits de información en una palabra de código de un código de Control de Paridad de Baja Densidad, LDPC, que tiene una longitud de código de 4320 bits y una tasa codificada de 1/2 sobre la base de una matriz de control de paridad del código LDPC, en donde la matriz de control de paridad incluye una matriz de información de 2160 filas x 2160 columnas y una matriz de paridad de 2160 filas x 2160 columnas, en donde la matriz de paridad tiene una estructura escalonada, en la que los elementos están alineados en un modelo…

(30/07/2014) Método, que comprende: - intercalar mediante una permutación entre columnas para una matriz de permutación cuyas columnas y filas contienen bits de un flujo continuo de datos digitales antes de su transmisión a través de una interfaz de radiocomunicaciones, para producir una matriz permutada entre columnas, - producir por lo menos dos flujos continuos componentes para su introducción en una fase de establecimiento de correspondencias de canales físicos, a partir de bits en las columnas de la matriz permutada entre columnas, - invertir el orden con el que se establecen correspondencias de bits de flujos continuos componentes alternos…

(25/06/2014) Método de codificación de corrección de errores para codificar en paralelo datos digitales denominados de origen, que tienen la forma de una trama , donde dichos datos pueden estar clasificados en N clases (1021, 1022, 1023, 102i), siendo N un número entero igual a al menos 2, caracterizado porque comprende: - un primer paso de codificación de convolución sistemática recursiva de datos a codificar, formados por los datos de la clase 1 ; y - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (304n+1) de un conjunto formado por los datos de la clase n+1 (102n+1) y los datos sistemáticos de la codificación anterior; - codificación (n+1)-ésima (306n+1) de convolución sistemática recursiva de datos a codificar, formados…

(25/06/2014) Método de codificación de corrección de errores para codificar en serie datos digitales de origen, que tienen la forma de una trama , en el cual dichos datos pueden estar clasificados en N clases, siendo N un número entero igual a al menos 2, caracterizado por que comprende: - un primer paso de codificación de convolución sistemática recursiva de los datos de la clase 1 ; - una implementación de los siguientes pasos, para cada n desde 1 hasta M, donde M es un número entero positivo igual o menor que N-1: - mezclado n-ésimo (108n+1) de un conjunto formado por los datos de la clase n+1 (102n+1), los datos sistemáticos y los datos de paridad de un paso de codificación anterior; - codificación (n+1)-ésima (110n+1) de convolución sistemática recursiva de datos formados por el resultado del mezclado n-ésimo

(09/04/2014) Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos de entrada que han de ser comunicados sobre un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM), siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos e incluyendo los símbolos de datos de entrada primeros conjuntos de símbolos de datos de entrada para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos de entrada para hacerlos corresponder sobre segundos símbolos de OFDM,…

(19/02/2014) Un aparato de tratamiento de datos utilizable para hacer corresponder símbolos de datos recibidos desde un número predeterminado de señales subportadoras de símbolos de Multiplexado Ortogonal por División de Frecuencias (OFDM) a una corriente de datos de salida, siendo determinado el número predeterminado de señales subportadoras de acuerdo con uno de una pluralidad de modos operativos y siendo divididos los símbolos de datos en primeros conjuntos de símbolos de datos para hacerlos corresponder sobre primeros símbolos de OFDM y segundos conjuntos de símbolos de datos para hacerlos corresponder sobre segundos símbolos de OFDM, comprendiendo el aparato de tratamiento…

(22/01/2014) Un equipo de recepción que cumple con el Estándar T.2 de Difusión de Vídeo Digital conocido como DVBT.2, estando configurado el equipo para llevar a cabo una decodificación con Comprobación de Paridad de BajaDensidad (LDPC) de conexiones de capa física (PLP) que representan flujos de datos, y de capa 1 (L1) querepresentan parámetros de transmisión de la capa física, comprendiendo el equipo: un dispositivo de decodificación LDPC configurado de tal modo que cuando se transmiten de modomultiplexado una señal de datos codificada con LDPC y una señal de control de transmisión codificada con LDPC,dicho dispositivo de decodificación LDPC puede decodificar tanto la señal de datos como la señal de control detransmisión en modo de…