CIP-2021 : G01R 31/3185 : Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
CIP-2021 › G › G01 › G01R › G01R 31/00 › G01R 31/3185[4] › Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
G FISICA.
G01 METROLOGIA; ENSAYOS.
G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12).
G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46).
G01R 31/3185 · · · · Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
CIP2021: Invenciones publicadas en esta sección.
Dispositivo de protección contra fallas en circuitos de árbol de reloj.
(10/02/2016). Ver ilustración. Solicitante/s: Winbond Electronics Corp. Inventor/es: TASHER,NIR.
Un circuito integrado "CI", que comprende:
Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito integrado; y
un circuito de protección registrado por varias instancias de la señal de reloj que se muestrean en múltiples puntos de muestreo en el circuito árbol de reloj, en la que el circuito integrado se caracteriza porque:
El circuito de protección se configura para detectar una falla en el circuito árbol de reloj en respuesta a una anomalía en una o más de las instancias de la señal de reloj; y
El circuito de protección comprende una cascada de etapas de lógica que se registran por las instancias respectivas de la señal de reloj y un detector que está configurado para detectar la falla al identificar una desviación en la salida de la cascada desde una salida esperada.
PDF original: ES-2606693_T3.pdf
Aparato y procedimiento de control de la modificación dinámica de una trayectoria de exploración.
(16/07/2014) Un aparato de sistema en chip , que comprende:
una trayectoria de exploración de prueba que comprende una pluralidad de componentes de prueba que incluyen al menos un componente de prueba de habilitación de jerarquía ; y
una trayectoria de exploración de control que comprende al menos un componente de control , estando acoplado el al menos un componente de control a dicho al menos un componente de prueba de habilitación de jerarquía de la trayectoria de exploración de prueba;
en el que el al menos un componente de control está adaptado para controlar el al menos un componente de prueba de habilitación de jerarquía de una manera para modificar dinámicamente la trayectoria de exploración de prueba,
caracterizado porque la trayectoria de exploración de control es independiente…
DISPOSITIVO Y PROCEDIMIENTO PARA CREAR UNA FIRMA.
(16/11/2006). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: HAFT, MICHAEL, HOFMANN, REIMAR.
Dispositivo para crear una firma, en donde se ha previsto una cantidad precalculada de registros de desplazamiento , en los que se depositan los datos de entrada a comprobar por bits y en paralelo como elementos de datos consecutivos (DW1, DW2, DW3) y que siguen desplazando los datos de entrada en serie en un ciclo prefijable, en donde según una cantidad establecida de elementos de datos y ciclos se crea en los registros de desplazamiento una firma, caracterizado porque se ha previsto además en el dispositivo un generador de códigos con al menos un registro de desplazamiento adicional, en el que se genera, a partir de cada elemento de datos de la firma, al menos una posición de bit adicional.
SISTEMA Y PROCEDIMIENTO PARA PPREPROGRAMAR LA MEMORIA DE UN DISPOSITIVO ELECTRONICO.
(16/07/2006) Procedimiento para programar en paralelo la memoria de un dispositivo electrónico con un código de prueba y un código de sistema antes de realizar las comprobaciones a nivel de tarjeta durante la fabricación, comprendiendo el procedimiento las etapas siguientes: programar dicho dispositivo electrónico con primeras instrucciones y segundas instrucciones, comprendiendo dichas primeras instrucciones dicho código de prueba que se va a utilizar durante las comprobaciones a nivel de tarjeta de dicho dispositivo electrónico , y comprendiendo dichas segundas instrucciones el código de sistema parcial para las comprobaciones…
SISTEMA DIGITAL Y METODO DE DETECCION DE ERRORES DEL MISMO.
(01/06/2006) Sistema digital para procesar un vector (VEn_p) digital de entrada, que comprende p bits (E1, E2, ..., Ep), para proporcionar un vector (VSa_q) digital de salida, que comprende q bits (S1, S2, ..., Sq), comprendiendo el sistema digital: - un primer terminal de entrada para recibir el vector (VEn_p) digital de entrada, - un primer terminal de salida para transmitir el vector (VSa_q) digital de salida, - una unidad digital de procesamiento acoplada al primer terminal de entrada para procesar el vector (VEn_p) digital de entrada para generar el vector digital de salida por medio de una función digital de transferencia dirigida (FDTD), comprendiendo la unidad digital de procesamiento además un Módulo bajo prueba que…
METODO PARA ALMACENAR PROPIEDADES DE REGISTRO EN UNA ESTRUCTURA DE DATOS Y ESTRUCTURA DE DATOS RELACIONADA.
(01/06/2006). Ver ilustración. Solicitante/s: ALCATEL. Inventor/es: GOETHALS, DIRK GEORGE CYRIEL.
Método para almacenar propiedades de registro de un dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4) que tiene memoria heterogénea, en una estructura de datos, estando construido dicho dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4) según una estructura de módulos y submódulos dependientes; en el que dichas propiedades de registro corresponden a propiedades de registro de dichos módulos y dichos submódulos; caracterizado porque dicho método comprende la etapa de almacenar dichas propiedades de registro en una estructura de datos según dicha estructura de dicho dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4), estando dispuestas dichas propiedades de registro en una formación para cada módulo o submódulo dependiente.
PROCEDIMIENTO DE PRUEBA DE RADIOFRECUENCIA SIN HILOS DE CIRCUITOS INTEGRADOS Y OBLEAS.
(16/03/2006) Aparato para probar un circuito integrado sobre una oblea que comprende: a) un circuito de prueba formado sobre la oblea con el circuito integrado, comprendiendo el circuito de prueba: i) un circuito oscilador en anillo variable que tiene un circuito oscilador en anillo base y una pluralidad de subcircuitos acoplados al circuito oscilador en anillo base; y, ii) un circuito de control para acoplar de manera selectiva los subcircuitos al circuito de oscilador en anillo base para cambiar la frecuencia de oscilación de dicho circuito oscilador en anillo variable en base a un subcircuito seleccionado; y, b) una unidad de prueba independiente de la oblea, estando la unidad de prueba unida sin hilos al circuito…
DISPOSICION PARA VERIFICACION JTAG.
(16/09/2005). Ver ilustración. Solicitante/s: PATRIA FINAVITEC OY. Inventor/es: SIMONEN, MIKKO, REIS, ILKKA.
Un sistema de verificación JTAG que comprende un equipo de prueba JTAG (TS) y un dispositivo en fase de prueba (DUT) compatible con el JTAG dispuesto para formar una conexión para transmisión de datos síncrona entre ellos para transferir datos de prueba a través de un recorrido de transmisión (Cb) colocado entre interfaces predeterminadas (TAP), caracterizado porque dicho recorrido de transmisión entre las interfaces (TAP) es una conexión asíncrona (ATP), y porque dicho equipo de prueba (TS) y dicho dispositivo en fase de prueba (DUT) comprenden un transceptor (TR1, TR2) dispuesto en el lado del recorrido de transmisión (ATP), estando configurado el transceptor (TR1, TR2) para disponer los datos de prueba que han de enviarse desde dicha interfaz (TAP) en un modo apropiado para un recorrido de transmisión asíncrona y en consecuencia para disponer los datos de prueba que llegan del recorrido de transmisión asíncrona para que sean recibidos en un modo síncrono requerido por dicha interfaz (TAP).
MODULO ELECTRONICO Y CONTROL DEL BUFFER DE SALIDA.
(16/05/2005). Ver ilustración. Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: GHAMESHLU, MAJID, KRAUSE, KARLHEINZ, TAUCHER, HERBERT.
Módulo electrónico con un circuito integrado , que presenta FFs de salida con elementos para la retransmisión de datos de salida en un modo de funcionamiento normal del módulo a en cada caso un buffer de salida del módulo controlado mediante una señal de control, estando asociado a cada buffer de salida un FF de autorización de salida para aportar la señal de control, en el modo de funcionamiento normal y caracterizado porque están previstas células de autorización de escaneo para aportar la señal de control a en cada caso como mínimo a un buffer de salida en un modo de escaneo del módulo.
PROCEDIMIENTO PARA EL FUNCIONAMIENTO DE UN MODULO QUE PRESENTA ELEMENTOS LOGICOS Y ELEMENTOS DE MEMORIA.
(16/05/2005) Procedimiento para el funcionamiento de un módulo, que presenta elementos lógicos y elementos de memoria, o de un grupo estructural, que presenta elementos lógicos y elementos de memoria, pudiendo ser accionados el módulo o el grupo estructural en diferentes tipos de funcionamiento, uno e los cuales es el funcionamiento normal y uno es un funcionamiento de prueba, caracterizado porque - el tiempo de funcionamiento del módulo o del grupo estructural es dividido en divisiones de tiempo, - los diferentes tipos de funcionamiento son realizados de una manera periódica en el modo múltiple por división de tiempo sin interrupción, siendo asociada cada división…
DISPOSICION DE CIRCUITO CON TRAYECTORIA DE BARRIDO DESACTIVABLE.
(01/12/2003) Disposición de circuito con un número de bloques funcionales (FB1... FBn), donde cada uno de los bloques funcionales está conectado con al menos uno de los otros bloques funcionales y al menos una cantidad parcial de estas comunicaciones está realizada a través de un elemento de bloqueo (SFF1... SFFm) respectivo, que se puede conmutar a través de un conducto de activación (activar barrido) desde el modo normal al modo de prueba y que presenta otra entrada de datos y otra salida de datos y estas otras entradas y salidas de datos están conectadas entre sí por medio de secciones de la línea de datos (DL1... DLI), de tal forma que los elementos de bloqueo (SFF1... SFFm) forman un registro de corredera que realiza una trayectoria de barrido, caracterizada…
