CIP-2021 : G06F 1/08 : Generadores de reloj con una frecuencia básica modificable o programable.
CIP-2021 › G › G06 › G06F › G06F 1/00 › G06F 1/08[2] › Generadores de reloj con una frecuencia básica modificable o programable.
G FISICA.
G06 CALCULO; CONTEO.
G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N).
G06F 1/00 Detalles no cubiertos en los grupos G06F 3/00 - G06F 13/00 y G06F 21/00 (arquitecturas de computadores con programas almacenados de propósito general G06F 15/76).
G06F 1/08 · · Generadores de reloj con una frecuencia básica modificable o programable.
CIP2021: Invenciones publicadas en esta sección.
Divisor de reloj programable de alta velocidad.
(09/01/2019) Un procedimiento para dividir una señal de reloj de entrada por una proporción de división programable, el procedimiento que comprende:
contar , en los bordes de la señal de reloj de entrada, el módulo de la proporción de división programable para producir una señal de recuento;
producir , en función de la señal de recuento y la proporción de división programable, una señal de reloj de media tasa común, una señal de reloj de media tasa par y una señal de reloj de media tasa impar, cada una alternando a una mitad de la tasa de la señal de reloj de salida; y
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa par para producir una señal de reloj par;
combinar la señal de reloj de media tasa común y la señal de reloj de media tasa impar para producir una señal de reloj impar; y
seleccionar…
Mitigación de caída/exceso en Redes de distribución de energía (PDN).
(09/01/2019). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: PAL,DIPTI RANJAN, ALLAM,MOHAMED WALEED, KIM,INGYEOM, PENZES,PAUL IVAN.
Un sistema , que comprende:
un circuito de reloj configurado para generar una primera señal de reloj;
un circuito de rampa de frecuencia configurado para recibir la primera señal de reloj del circuito de reloj, para proporcionar una segunda señal de reloj basándose en la primera señal de reloj, y para ajustar una frecuencia de la segunda señal de reloj; y
un controlador de reloj configurado para indicar al circuito de rampa de frecuencia que aumente o reduzca la frecuencia de la segunda señal de reloj,
en el que el circuito de reloj está configurado además para cambiar la primera señal de reloj de una primera frecuencia de reloj a una segunda frecuencia de reloj , y
en el que el controlador de reloj está configurado además para indicar al circuito de rampa de frecuencia que reduzca la frecuencia de la segunda señal de reloj antes del cambio, e indicar al circuito de rampa de frecuencia que aumente la frecuencia de la segunda señal de reloj después del cambio.
PDF original: ES-2715027_T3.pdf
SINCRONIZACION DE AL MENOS UN NUDO DE UN SISTEMA DE BUS.
(16/04/2005). Ver ilustración. Solicitante/s: ROBERT BOSCH GMBH. Inventor/es: HUGEL, ROBERT, FUEHRER, THOMAS, MUELLER, BERND, HARTWICH, FLORIAN.
Procedimiento para la sincronización de al menos un nodo de un sistema de bus que se opera con un periodo del reloj del sistema (NTU) prefijado, en el que se prefija un periodo del reloj local (LNTU) y un periodo del reloj de referencia (GNTU) para el al menos un nodo, y el periodo del reloj de referencia (GNTU) está sincronizado con el periodo del reloj del sistema (NTU), en el que un periodo de reloj sincronizado/local (SLNTU) respecto al periodo del reloj del sistema (NTU) del al menos un nodo, se genera por medio de que se relacione el periodo del reloj local (LNTU) con un factor de división (P), en el que el factor de división (P) reproduce una relación del periodo del reloj de referencia (GNTU) respecto al periodo del reloj local (LNTU), caracterizado porque el factor de división (P) para la sincronización del periodo del reloj local (LNTU) se ajusta con el periodo del reloj del sistema (NTU) por medio de la adición o de la substracción de un valor de adaptación (O).
SISTEMA DE PRODUCCION DE RELOJES SERVOMANDADOS Y PROCEDIMIENTO DESTINADO PARA REDES DE TELECOMUNICACIONES SINCRONAS.
(16/03/2004) Un generador de reloj esclavo adecuado para generar una señal de reloj que se sincroniza con una fuente seleccionada de varias fuentes de reloj de referencia entrantes y es adecuada para uso en una red síncrona de telecomunicaciones, incluyendo: un multiplexor de selección para seleccionar un reloj de referencia de entre una pluralidad de fuentes de reloj de referencia entrantes ; un oscilador local que genera una salida que tiene una frecuencia mayor que la de cualquiera de dichas fuentes de reloj de referencia entrantes; un generador de fase que produce una salida P que varía con la frecuencia relativa…
CONMUTACION DE RELOJ SIN VARIACION BRUSCA.
(01/09/2003) Disposición de circuito para la conmutación desde una primera señal de reloj (B0CLK) hasta una segunda señal de reloj (B1CLK) de acuerdo con una señal de selección de reloj (CLKSEL), en la que: se proporcionan derivaciones de circuito asignadas a una primera señal de reloj y a la segunda señal de reloj, se proporciona un miembro de combinación (VKG) que está conectado en el lado de entrada con las derivaciones del circuito y en cuya salida puede emitirse la señal de reloj de salida (BS- BCMCLK), caracterizado porque - la primera derivación de circuito para la primera señal de reloj se forma con un primer Flip-Flop (FF01), un segundo Flip-Flop (FF02), y una primera puerta-Y (AND01), un tercer Flip-Flop (FF03), y una segunda puerta-Y (AND02), - la segunda derivación de circuito para la segunda señal de reloj se forma con un undécimo Flip…
MICROPROCESADOR CON CPU Y EEPROM.
(16/07/2000). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: POCKRANDT, WOLFGANG, DIPL.-PHYS., SCHUTZENEDER, HEINZ, DIPL.-ING., PAPELITZKY, ERWIN, DIPL.-ING.
SE DESCRIBE UN MICROPROCESADOR CON UNA UNIDAD DE CONTROL CENTRAL (CPU) Y CON UNA MEMORIA DEL TIPO EE-PROM (EEPROM) PARA EMPLEO EN SISTEMAS DE SEGURIDAD APROPIADOS, CON UN DISPOSITIVO DE PROTECCION QUE ASEGURA QUE DURANTE UN PROCESO DE LECTURA EN LA MEMORIA EEPROM (EEPROM), LA FRECUENCIA DE RELOJ DE LA UNIDAD DE CONTROL CENTRAL (CPU) NO SUPERA UN VALOR LIMITE, CON EL CUAL ESTA GARANTIZADO CON SEGURIDAD UNA LECTURA DE LA MEMORIA (EEPROM).
CIRCUITO DE MICROPROCESADOR QUE TIENE DOS SEÑALES DE TEMPORIZACION.
(01/05/1998). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: GANAPATHY, GOPI.
SE PREVE UN CIRCUITO DE MICROPROCESADOR QUE PERMITE QUE LA VELOCIDAD DEL RELOJ DE MICROPROCESADOR INTERNO VARIE DEPENDIENDO DE UN REGISTRO QUE PUEDE SER PROGRAMADO POR PROGRAMA INFORMATICO. ADEMAS, EL CAMPO DE TRANSMISION DEL GENERADOR DE RELOJ INTERNO PUEDE SER VARIADO DE MANERA SIMILAR POR PROGRAMACION INFORMATICA. EL PROGRAMADOR O USUARIO DEL MICROPROCESADOR PUEDE CAMBIAR LA VELOCIDAD DE RELOJ INTERNO DE MANERA QUE EL MICROPROCESADOR OPERA EN UNA PRIMERA FRECUENCIA O EN UNA SEGUNDA FRECUENCIA DEPENDIENDO DE LOS REQUISITOS DE PRESTACION. UNA FRECUENCIA MAS BAJA DE OPERACION PUEDE SER ELEGIDA PARA UN CONSUMO DE ENERGIA BAJO Y EMI BAJO, MIENTRAS QUE UNA FRECUENCIA MAS ALTA DE OPERACION PUEDE SER ELEGIDA PARA APLICACIONES DE GRANDES PRESTACIONES E INTENSIVAS DE CALCULO.
MICROORDENADOR CON UN OSCILADOR RC INTEGRADO CON FRECUENCIA PROGRAMABLE.
(01/12/1994) SE TRATA DE UN MICROORDENADOR INTEGRADO MONOLITICAMENTE, INDEXADO CON UNA INDEXACION DEL PROCESADOR QUE POSEE UNA UNIDAD CENTRAL DE PROCESAMIENTO Y, AL MENOS, UNA UNIDAD FUNCIONAL QUE TRABAJA ASINCRONICAMENTE A LA INDEXACION DEL PROCESADOR Y QUE ESTA DIRIGIDA MEDIANTE UN GENERADOR DE INDEXACION SINCRONIZABLE A TRAVES DE SEÑALES EXTERNAS, EN DONDE EL GENERADOR DE INDEXACION ESTA REALIZADO CON FORMA DE OSCILADOR RC. SE PROPONE QUE LA RESISTENCIA Y LA CAPACIDAD DETERMINANTES DE LA FRECUENCIA DEL OSCILADOR RC SE INTEGREN MONOLITICAMENTE DE TAL MODO QUE LA CAPACIDAD DETERMINANTE DE FRECUENCIA SE REALIZA A PARTIR DE UN GRAN NUMERO DE CAPACIDADES CONECTABLES QUE SE INTERCONECTAN A UNA CAPACIDAD TOTAL DE MAGNITUD VARIABLE Y QUE EL AJUSTE DE FRECUENCIA DEL GENERADOR DE INDEXACION SE LLEVA…
