CIP-2021 : G06F 11/00 : Detección de errores; Corrección de errores; Monitorización (detección,
corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00).
CIP-2021 › G › G06 › G06F › G06F 11/00[m] › Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00).
G06F 11/07 · Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos.
G06F 11/08 · · Detección o corrección de errores por introducción de redundancia en la representación de los datos, p. ej. utilizando códigos de control.
G06F 11/10 · · · añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11.
G06F 11/14 · · Detección o corrección de errores en los datos por redundancia en las operaciones, p. ej. mediante la utilización de diversas secuencias de operaciones que conduzcan al mismo resultado (G06F 11/16 tiene prioridad).
G06F 11/16 · · Detección o corrección de errores en un dato por redundancia en el hardware.
G06F 11/18 · · · utilizando un enmascaramiento pasivo del defecto de los circuitos redundantes, p. ej. por lógica combinatoria de los circuitos redundantes, por circuitos de decisión mayoritaria.
G06F 11/20 · · · utilizando un enmascaramiento activo del defecto, p. ej. desconectando los elementos debilitados o insertando los elementos de recambio.
G06F 11/22 · Detección o localización de hardware defectuoso efectuando pruebas durante las operaciones de espera (standby) o durante los tiempos muertos, p. ej. pruebas de arranque.
G06F 11/24 · · Pruebas marginales.
G06F 11/25 · · Pruebas de funcionamiento lógico, p. ej. mediante analizadores lógicos.
G06F 11/26 · · Pruebas funcionales.
G06F 11/263 · · · Generación de señales de entrada de prueba, p. ej. vectores, formas o secuencias de prueba.
G06F 11/267 · · · Reconfiguración para pruebas, p. ej. LSSD, partición.
G06F 11/27 · · · Pruebas incorporadas.
G06F 11/273 · · · Hardware de pruebas, es decir circuitos de procesamiento de señales de salida.
G06F 11/277 · · · · con comparación entre la respuesta efectiva y la respuesta conocida libre de error.
G06F 11/28 · verificando que el orden de tratamiento es correcto (G06F 11/07, G06F 11/22 tienen prioridad).
G06F 11/30 · Vigilancia del funcionamiento.
G06F 11/32 · · con indicación visual del funcionamiento de la máquina.
G06F 11/34 · · Registro o evaluación estática de la actividad del computador, p. ej. de las interrupciones o de las operaciones de entrada-salida.
G06F 11/36 · Prevención de errores probando o depurando el software.
CIP2021: Invenciones publicadas en esta sección.
CIRCUITO PARA LA SUPERVISION DE AL MENOS DE UN COMPONENTE DE ORDENADOR.
(16/02/1997). Solicitante/s: HELLA KG HUECK & CO.. Inventor/es: WIEGMANN, WERNER, NIGGEMANN, DETLEF.
SE DESCRIBE UN CIRCUITO PARA LA SUPERVISION DE AL MENOS UN COMPONENTE DE ORDENADOR, EN DONDE UN COMPONENTE CEDE UN IMPULSO DE DISPARADOR EN EL CIRCUITO DE SUPERVISION DURANTE EL FUNCIONAMIENTO DEL PROGRAMA Y DONDE EL CIRCUITO DE SUPERVISION DISPONE DE UN TRANSFORMADOR FRECUENCIA-TENSION, QUE EMITE UNA SEÑAL DE TENSION DEPENDIENTE DE LA FRECUENCIA DEL IMPULSO DE DISPARADOR, Y DISPONE DE UN COMPARADOR DE VENTANA, QUE GENERA UNA SEÑAL, SI EL CONVERTIDOR FRECUENCIA-TENSION CEDE UNA TENSION, QUE SE ENCUENTRA EN EL INTERIOR DE LA ZONA DE VENTANA DEL COMPARADOR, CON LO QUE LA SEÑAL DE TENSION U OTRA CORRESPONDIENTE LLEGA A TENER CONTACTO CON EL COMPONENTE DE ORDENADOR, EL CUAL CAMBIA LA SEÑAL CORRESPONDIENTE A LA DE TENSION SEGUN LA ALTURA DE LA SEÑAL O DE LA DISTANCIA AL MISMO TIEMPO DEL IMPULSO DE DISPARADOR CEDIDO POR EL COMPONENTE, MIENTRAS QUE LA SEÑAL DE TENSION RECIBIDA DEL COMPONENTE O LA SEÑAL CORRESPONDIENTE, SE ENCUENTRAN FUERA DE UNA ZONA DE VALORES DADA PREVIAMENTE.
INTERFAZ COMPACTO DE SEGURIDAD CON MODULO DE VOTACION.
(16/01/1997). Solicitante/s: SCHNEIDER ELECTRIC SA. Inventor/es: PRUNIER, MICHEL, NORAZ, SERGE.
LA INTERFASE ESTA CONSTITUIDA POR UN OSCILADOR DE TIPO MULTIVIBRADOR AESTABLE DE ANILLO QUE COMPRENDE UN NUMERO IMPAR DE ELEMENTOS INVERSORES (2A...2N). LAS ENTRADAS DE ALIMENTACION DE LOS ELEMENTOS INVERSORES CONSTITUYEN LAS ENTRADAS FUNCIONALES DE INTERFASE. LA SEÑAL DE SALIDA DEL OSCILADOR ES UNA SEÑAL CONTINUA DESDE EL MOMENTO EN QUE UNA DE LAS ENTRADAS NO ES ALIMENTADA CORRECTAMENTE Y LA INTERFASE TIENE LA PROPIEDAD DE SER DE ALTA SEGURIDAD DE FUNCIONAMIENTO RESPECTO DEL CONJUNTO DE LAS AVERIAS QUE PUEDEN PRODUCIRSE EN SU SENO. LA INTERFASE PUEDE UTILIZARSE COMO ELEMENTO DE BASE DE UN MODULO DE VOTO.
DISPOSITIVO PARA ASEGURAR A TRAVES DE UNA SEÑAL TECNICA LA EXPOSICION DE UN ANUNCIO.
(16/10/1996). Solicitante/s: ALCATEL SEL AKTIENGESELLSCHAFT. Inventor/es: SAMMET, FRITZ, PIERICK, KLAUS, WIEGAND, KLAUS, PETERSEN, KAY.
SE TRATA DE UN DISPOSITIVO PARA ASEGURAR TECNICAMENTE LA SEÑAL DE UNA EXPOSICION DE UN ANUNCIO. ESTE DISPOSITIVO PERMITE LA CONEXION ENTRE LA PANTALLA (HB) Y UN UNICO PUNTO DE GOBIERNO. PARA EVITAR DESVIACIONES PROBLEMATICAS ENTRE EL ALTO ALMACEN DE DATOS DEL ANUNCIO Y LA FRECUENCIA DE LECTURA, SE EMPLEA UN CODIGO DE PRUEBAS DE UNA CORRIENTE DE DATOS EN SERIE. PARA CONSTRUIR LOS CODIGOS DE PRUEBAS SE CONSIDERAN LOS DATOS DEL DIBUJO QUE SE ENCUENTRAN EN UN ALMACEN (BW1), PARALELAMENTE EN OTRO ALMACEN DE IGUAL TIPO (BW2) SIN PANTALLA DE DIBUJO DADA INMEDIATAMENTE A CONTINUACION SE LEEN SOBRE UN GENERADOR DE CODIGO DE PRUEBA. SE GENERA UN CODIGO DE PRUEBA EN ESTE GENERADOR Y QUE EN LA EXPOSICION DEL DIBUJO LO PIDE UN CALCULADOR CON UN SISTEMA DE COMPARADOR DE CODIGOS A FIN DE PROBAR LA COINCIDENCIA DE AMBOS CODIGOS. EN EL CASO DE QUE NO EXISTA COINCIDENCIA SE PRODUCE UNA FALTA QUE SE MUESTRA.
DISPOSICION DE CIRCUITO PARA VERIFICAR DATOS ALMACENADOS EN UNA MEMORIA DE ACCESO ALEATORIO.
(16/08/1996). Solicitante/s: PLESSEY SEMICONDUCTORS LIMITED. Inventor/es: CLIFF, RICHARD GUY, HASTIE, NEIL STUART.
LA DISPOSICION DE CIRCUITO COMPRENDE, PARA CADA UBICACION DE BIT EN UNA COLUMNA DEL RAM, UN REGISTRO DE CORRIMIENTO DE ENTRADA, UN MULTIPLEXADOR Y UN COMPARADOR. LOS BITS DE DATOS DE ENTRADA SE ALMACENAN EN EL REGISTRO DE CORRIMIENTO, Y SE DISPONE EL MULTIPLEXADOR DURANTE UN CICLO DE ESCRITURA, PARA QUE ESCRIBA LOS BITS DE DATOS EN LA POSICION DE BITS. DURANTE UN CICLO DE VERIFICACION, SE DISPONE EL MULTIPLEXADOR PARA QUE ESCRIBA LOS BITS DE DATOS INVERSOS EN LA MISMA POSICION, Y EL COMPARADOR COMPARA LA POSICION DEL BIT DE SALIDA DEL RAM CON EL BIT DEL DATO INVERSO. EL RESULTADO SE ALMACENA EN EL REGISTRO DE CORRIMIENTO, QUE SE PUEDE DESCARGAR PARA SU ANALISIS.
DISPOSITIVO DE VIGILANCIA DEL FUNCIONAMIENTO DE UN SISTEMA DE MICROPROCESADOR O SIMILAR.
(16/03/1996) UN DISPOSITIVO DE VIGILANCIA DEL FUNCIONAMIENTO DE UN MICROPROCESADOR CAPAZ DE GENERAR UNA SEÑAL DE ANOMALIA CUANDO LA FRECUENCIA DE UNA SEÑAL DERIVADA DE DICHO MICROPROCESADOR ATRAVIESA UN UMBRAL DE FRECUENCIA INFERIOR O SUPERIOR QUE COMPRENDE: UN OSCILADOR (P1-P3, R3, R4, C2, D2) QUE PRODUCE PERIODICAMENTE UNA TENSION MONOTONA Y QUE INCLUYE UN CIRCUITO DE UMBRAL (P3), Y QUE GENERA UNA SEÑAL DE ANOMALIA CUANDO ESTA TENSION ATRAVIESA UN UMBRAL, Y QUE CONSTA DE UNA ENTRADA DE RESTABLECIMIENTO PARA LLEVAR LA TENSION MONOTONA A UN NIVEL DE TENSION MAS CERCANO A LA TENSION DE SALIDA Y, UN CIRCUITO DE TRATAMIENTO (R1, R2, C1, D1) DE…
PROCEDIMIENTO Y DISPOSITIVO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES.
(16/03/1996) UN PROCEDIMIENTO PARA RECONOCER E IDENTIFICAR FALLOS EN SENSORES PARA MEDIDAS DE ESTADO, QUE SON LIGADOS CON MEDIDAS DADAS DIRECTAMENTE POR LOS SENSORES, MEDIANTE UNA ECUACION DE MEDICION M = HX + W, SIENDO M UN VECTOR DE LAS MEDIDAS DE MEDICION, X UN VECTOR DE LAS MEDIDAS DE ESTADO Y H LA MATRIZ DE MEDICION, Y DONDE EL ORDEN DE M ES MAYOR QUE EL ORDEN DE X, TIENE LOS PASOS DE PROCESAMIENTO: (A) DEFINICION DE VECTORES DE VALIDACION VI COMO VECTORES DE COLUMNAS DE UNA MATRIZ P = [V1 V2...VN] (B) DETERMINACION DE UN VECTOR DE PARIDAD V COMO ELEMENTO DE UN ESPACIO DE PARIDAD, QUE ES EL COMPLEMENTO ORTOGONAL DEL ESPACIO DE SEÑAL, COMO COMBINACION LINEAL DE…
ELASTICIDAD DE MEMORIA OCULTA EN EL PROCESAMIENTO DE FALLOS DE DIRECCION.
(01/11/1995). Solicitante/s: BULL HN INFORMATION SYSTEMS INC.. Inventor/es: KEELEY, JAMES W., BARLOW, GEORGE J., NIBBY, CHESTER M., JR.
SUBSISTEMA DE MEMORIA OCULTA QUE TIENE UNA MEMORIA DE DIRECTORIO DE VARIOS NIVELES Y ESTADIOS DE CANALIZACION DE MEMORIA INTERMEDIA COMPARTIDOS POR AL MENOS UN PAR DE UNIDADES CENTRALES DE PROCESO QUE FUNCIONAN INDEPENDIENTEMENTE Y UN DISPOSITIVO (FIFO) QUE CONECTA AL SISTEMA BUS DE UN SISTEMA DE PROCESO DE DATOS INTIMAMENTE ACOPLADO. EL SUBSISTEMA DE MEMORIA OCULTA INCLUYE VARIOS CIRCUITOS DE CONTROL PROGRAMABLES CONECTADOS PARA RECIBIR SEÑALES REPRESENTATIVAS DEL TIPO DE OPERACIONES EJECUTABLES POR EL SUBSISTEMA. ESTAS SEÑALES SE COMBINAN LOGICAMENTE PARA GENERAR UNA SEÑAL DE SALIDA QUE INDICA SI EL CONTENIDO DE LA MEMORIA DE DIRECTORIO DEBE O NO LIMPIARSE CUANDO SE HA DETECTADO CUALQUIER TIPO DE FALLO DE DIRECCION O SISTEMA, A FIN DE MANTENER LA COHERENCIA DE LA MEMORIA OCULTA.
PROTECCION DE LOS INDICADORES DE MEDIDA DE SUMINISTRO.
(01/07/1995). Solicitante/s: AMPY AUTOMATION - DIGILOG LTD. Inventor/es: WAND, RICHARD CROSSROADS, FENGATE ROAD, PAYNE, KENNETH.
EN COMBINACION CON UN CIRCUITO ELECTRONICO QUE CONTROLA EL OPERADOR DE UN MEDIDOR QUE CENTRA EL SUMINISTRO DE MERCANCIAS , SE PROPORCIONA UN APARATO PARA PROTEGER EL CIRCUITO DE DESCARGAS DE ALTA TENSION INTERFERENTES, QUE CONSTA DE UNA MEMORIA EN LA QUE SE ALMACENA UN MODELO DE SEÑALES UTILIZANDO UN CIRCUITO GUARDIAN CUANDO TIENE LUGAR UN APAGON ORDENADO DEL CONTROLADOR, DEBIDO POR EJEMPLO AL VENCIMIENTO DE UN CREDITO, Y CUANDO SE VUELVE A ENCENDER EL CONTROLADOR, EL CIRCUITO GUARDIAN LEE LA MEMORIA Y GENERA UNA SEÑAL DE CONTROL DE APAGON DEL MODELO DE SEÑAL ALMACENADO QUE NO ESTA CONFIGURADA EN LA MEMORIA.
SISTEMA DE ORDENADORES MULTIPLES DE ELEVADA SEGURIDAD CON TRES ORDENADORES.
(16/11/1994) A CADA ORDENADOR (MCA, MCB, MCC) ESTAN ASIGNADOS DOS COMPARADORES DE HARDWARE (VAR, VAL; VBR, VBL; VCR,VCL) PARA COMPARAR LOS DATOS PROCEDENTES DE EL MISMO CON LOS DATOS CORRESPONDIENTES DE UN ORDENADOR SOCIO. SOLAMENTE SI LOS DOS COMPARADORES (VAR,VAL) ASIGNADOS A UN ORDENADOR (MCA) DETECTAN DIFERENCIAS ENTRE LOS DATOS ALIMENTADOS A EL (DA Y DB O DC), SE DESCONECTA EL ORDENADOR POR MEDIO DE UN ELEMENTO Y (UA). LOS PROCESOS DE COMPARACION SON INICIALIZADOS NO SOLO POR EL ORDENADOR (MCA) ASIGNADO A LOS COMPARADORES (VAR,VAL), SINO TAMBIEN POR UN ORDENADOR SOCIO (MCB O MCC). DE ESTA FORMA SE ASEGURA QUE EN CASO…
PROCEDIMIENTO Y DISPOSITIVO PARA LA SUPERVISION DE MANIPULACIONES EN UN ORDENADOR.
(01/11/1994). Solicitante/s: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSCHAFT. Inventor/es: GLASCHICK, RAINER.
PROCEDIMIENTO Y DISPOSICION PARA LA SUPERVISION DE MANIPULACIONES EN ORDENADORES , CONECTADOS A UNA RED . DE ACUERDO CON LA INVENCION EL PROCEDIMIENTO PROPONE QUE LOS ATRIBUTOS DE LOS DATOS ALMACENADOS EN EL ORDENADOR SEAN INTERROGADOS DE FORMA AUTOMATICA Y COMPARADOS CON LOS ATRIBUTOS DE REFERENCIA ALMACENADOS BAJO PROTECCION. EN CASO DE NO CORRESPONDENCIA, SE DISPARA UNA ALARMA. LOS ATRIBUTOS DE INTERROGACION, ATRIBUTOS DE COMPARACION Y DISPARO DE LA ALARMA SE REALIZAN MEDIANTE UN DISPOSITIVO DE MONITORIZACION QUE ESTA CONECTADO AL ORDENAR PERO INACCESIBLE DE FORMA FISICA A LOS INTRUSOS, Y CUYOS DATOS DE MEMORIA QUE CONTIENEN LOS ATRIBUTOS DE REFERENCIA NO PUEDEN SER INTERROGADOS.
SISTEMA ELECTRONICO CON VARIAS UNIDADES MOVIBLES.
(16/07/1994). Solicitante/s: BULL S.A.. Inventor/es: AHN, CLAUDE, CHIKLI-PARIENTE, ROBERT, MARBOT, ROLLAND.
EL INVENTO SE SITUA EN EL CAMPO DE LOS SISTEMAS ELECTRONICOS QUE CONSTAN DE VARIAS UNIDADES MOVIBLES QUE SE COMUNICAN ENTRE SI MEDIANTE UN BUS. PARA PODER EFECTUAR LA DESCONEXION O LA CONEXION DE LAS UNIDADES MOVIBLES SIN INTERRUMPIR EL FUNCIONAMIENTO DEL SISTEMA, CADA UNIDAD CONSTA DE UNOS PRIMEROS ELEMENTOS CONTROLADOS SELECTIVAMENTE POR UN DISPOSITIVO DE MANTENIMIENTO PARA POSIBILITAR EL AISLAMIENTO FUNCIONAL DE LAS UNIDADES MOVIBLES. ADEMAS, EL SISTEMA CONSTA DE UNOS SEGUNDOS ELEMENTOS (8,1B) CAPACES DE HACER FUNCIONAR LOS DISPOSITIVOS DE RECEPCION DE LAS UNIDADES SEGUN UN MODO QUE LES PROPORCIONA UNA INMUNIDAD ACRECENTADA A LAS PERTURBACIONES. APLICACION, EN ESPECIAL, EN LOS SISTEMAS INFORMATICOS.
VERIFICACION DEL SOFTWARE DE UN ORDENADOR.
(16/01/1994) EL CODIGO FUENTE DE UN PROGRAMA DE ORDENADOR QUE TIENE UN FORMATO CONOCIDO ESTA DIVIDIDO EN UNIDADES Y VERIFICADO, UNIDAD POR UNIDAD, POR INSTRUMENTACION AUTOMATICA DEL CODIGO Y GENERACION DE UN PROGRAMA COMPROBADOR DE EJECUCION QUE EJECUTA TODAS LAS SUBDIVISIONES DE UNA UNIDAD DE CODIGO INSTRUMENTADA. SE USAN PROCESADORES PARA GENERAR EL PROGRAMA COMPROBADOR DE EJECUCION Y PARA NORMALIZAR EL FORMATO DEL CODIGO E INSERTAR SENTENCIAS DE SEGUIMIENTO EJECUTABLES DENTRO DE CADA BLOQUE DE CODIGO REFORMADO ENTRE LAS SENTENCIAS DE CONTROL. UN PSEUDOCODIGO QUE TIENE SOLAMENTE SENTENCIAS CONTROL Y TABLAS QUE IDENTIFICAN LAS UNIONES VALIDAS ENTRE BLOQUES DE CODIGO ES GENERADO POR OTRO…
MEDIDOR DE TASA DE ERROR.
(01/06/1991). Ver ilustración. Solicitante/s: SISTEMAS Y APLICACIONES DE TELECOMUNICACION, S.A. (SALTESA). Inventor/es: MARQUES BOSCH, JOSE LUIS.
MEDIDOR DE TASA DE ERROR. EL MEDIDOR DE TASA DE ERROR, ES UN ANALIZADOR PORTATIL Y DE REDUCIDAS DIMENSIONES, QUE PERMITE LA EVALUACION Y ANALISIS DE LOS ENLACES DE TRANSMISION DE DATOS. EL MISMO INCORPORA LOS INTERFACEZ TELEGRAFICO (DOBLE PORALIDAD), V28, V35, V11 Y G703. TRABAJA CON VELOCIDADES DE 50 A.
PROCEDIMIENTO Y APARATO PARA VERIFICAR EL FUNCIONAMIENTO DE UN ORDENADOR.
(01/12/1987). Solicitante/s: AMERICAN TELEPHONE AND TELEGRAPH COMPANY.
PROCEDIMIENTO Y APARATO PARA VERIFICAR EL FUNCIONAMIENTO DE UN ORDENADOR EN UN DISPOSITIVO DE TRATAMIENTO DE DATOS. EL PROCEDIMIENTO COMPRENDE LAS ETAPAS DE ALMACENAR MENSAJES DE DATOS RECIBIDOS EN UN ACCESO DE ENTRADA, EN UNA PRIMERA COLA DE DATOS ASOCIADOS CON EL ACCESO; DE TRANSFERIR MENSAJES DE DATOS DESDE LA PRIMERA COLA DE DATOS HASTA LA SEGUNDA COLA DE DATOS Y AÑADIR A CADA MENSAJE TRANSFERIDO UN CODIGO DE IDENTIFICACION QUE DEFINE EL TIPO DE MENSAJE DE CONFORMIDAD CON CRITERIOS DE IDENTIFICACION PREVIAMENTE DEFINIDOS; Y DE TRANSFERIR, DE UNA MANERA SELECTIVA, MENSAJES DE DATOS DE DIFERENTES TIPOS DESDE LA SEGUNDA COLA DE DATOS A FICHEROS DE DATOS DIFERENTES, SEGUN DEFINAN LOS CODIGOS DE IDENTIFICACION ALMACENADOS EN LA SEGUNDA COLA DE DATOS.
PERFECCIONAMIENTOS INTRODUCIDOS EN UN SISTEMA DE PRESENTACION VISUAL DE TELEVISION.
(01/08/1987). Solicitante/s: RCA CORPORATION.
SISTEMA DE PRESENTACION VISUAL DE TELEVISION QUE INCLUYE UN TUBO DE RAYOS CATODICOS. CONSTA DE PRIMEROS MEDIOS PARA EL ALMACENAMIENTO DE DATOS DIGITALES QUE PUEDEN ESTAR SOMETIDOS A CAMBIOS ALEATORIOS DE ESTADO QUE PRODUCEN UNA DEGRADACION DE LOS DATOS ALMACENADOS EN ELLOS, CAUSADA POR UN ARCO ELECTRICO EN DICHO TUBO DE RAYOS CATODICOS; DE MEDIOS DE CONTROL ACOPLADOS AL TUBO DE RAYOS CATODICOS PARA GENERAR UNA SEÑAL DE CONTROL, AL PRODUCIRSE UN ARCO ELECTRICO EN DICHO TUBO DE RAYOS CATODICOS; Y DE MEDIOS DE RECUPERACION DE FALLOS QUE INCLUYEN MEDIOS ACOPLADOS A LOS PRIMEROS MEDIOS DE ALMACENAMIENTO DE DATOS DIGITALES, LOS CUALES SON SENSIBLES A LA SEÑAL DE CONTROL PARA CAMBIAR LOS DATOS CONTENIDOS EN DICHOS PRIMEROS MEDIOS DE ALMACENAMIENTO A UN VALOR PREDETERMINADO.
SISTEMA DE ENTRADA Y SALIDA DE DATOS PARA UNA INSTALACION REGULADORA DE ACCIONAMIENTO, OPERADA MEDIANTE UN ORDENADOR DIGITAL.
(01/10/1984). Solicitante/s: INVENTIO AG.
SISTEMA DE ENTRADA Y SALIDA DE DATOS PARA UNA INSTALACION REGULADORA DE ACCIONAMIENTO, OPERADA MEDIANTE UN ORDENADOR DIGITAL.CONSTA DE UN CONTADOR DE RECORRIDO CONECTADO A UN TACOMETRO DIGITAL Y DE UN CONTADOR DE VELOCIDAD CONECTADO A OTRO TACOMETRO DIGITAL , LOS CUALES ESTAN CONECTADOS DIRECTAMENTE A TRAVES DE UN INTERFACE (IF) CON UN PORTADOR DE DATOS (DB) DEL ORDENADOR DIGITAL; Y DE UN INDICADOR DE INTERVALOS QUE CONTROLA LA ENTRADA Y SALIDA DE DATOS.
UN DISPOSITIVO PARA EL TRATAMIENTO DE UN ERROR DE UN SOLO BIT EN UNA UNIDAD DE ALMACENAMIENTO SEPARADORA.
(16/08/1984). Solicitante/s: FUJITSU LIMITED.
DISPOSITIVO PARA EL TRATAMIENTO DEL ERROR DE UN SOLO BIT EN UNA UNIDAD DE ALMACENAMIENTO SEPARADORA, INCLUIDA EN UN DISPOSITIVO DE PROCESO DE DATOS.CONSTA DE UNA UNIDAD DE ALMACENAMIENTO PRINCIPAL ; DE UNA UNIDAD DE ALMACENAMIENTO INTERMEDIO QUE CONTIENE UNA PARTE DE LOS DATOS ALMACENADOS EN LA UNIDAD DE ALMACENAMIENTO PRINCIPAL ; Y DE UNA PARTE DE COMPROBACION Y CORRECCION DE ERRORES.
SISTEMA DE PROCESADO DE DATOS.
(16/05/1984). Solicitante/s: FUJITSU LIMITED.
CIRCUITO DE DIAGNOSTICO EN UN SISTEMA DE PROCESO DE DATOS.INCLUYE UNA PRIMERA UNIDAD PARA ENVIAR UNA INFORMACION DE DIRECCION DE EXPLORACION, CON EL FIN DE SELECCIONAR UN CIRCUITO QUE HA DE SER DIAGNOSTICADO, Y UNA SEGUNDA UNIDAD, QUE INCLUYE DICHO CIRCUITO Y QUE ENVIA A LA PRIMERA EL ESTADO DEL MISMO, SELECCIONADO POR LA INFORMACION DE DIRECCION DE EXPLORACION RECIBIDA.
PERFECCIONAMIENTOS EN INSTALACIONES DE TRATAMIENTO DE ERRORES DE ALMACENAJE DE CLAVE PARA UN SISTEMA.
(16/06/1983). Solicitante/s: FUJITSU LIMITED.
PERFECCIONAMIENTOS EN INSTALACIONES DE TRATAMIENTO DE ERRORES DE ALMACENAJE DE CLAVE PARA UN SISTEMA. EL SISTEMA COMPRENDE: MEDIOS DETECTORES DE ERROR EN PARIDAD EN UN PAR DE BITS DE REFERENCIA Y DE PARIDAD Y UN PAR DE BITS DE CAMBIO Y DE PARIDAD, CUANDO SE LEE LA CLAVE DEL ALMACENAJE PRINCIPAL; Y MEDIOS PARA VOLVER A ESCRIBIR LA CLAVE DE ALMACENAJE PRINCIPAL INDICANDO EL ACCESO A LA CORRESPONDIENTE PAGINA Y AÑADIENDO UN NUEVO BIT DE PARIDAD AL BIT DE REFERENCIA, CUANDO SE DETECTA UN ERROR DE PARIDAD POR EL MEDIO DETECTOR EN EL PAR DE BITS DE REFERENCIA Y DE PARIDAD.
"PERFECCIONAMIENTOS EN LOS CIRCUITOS PROGRAMADORES VIGILANTES PARA SISTEMAS COMPUTADORES".
(01/06/1983). Solicitante/s: UNITED TECHNOLOGIES CORPORATION.
CIRCUITO DE VIGILANCIA DE FUNCIONAMIENTO PARA ORDENADORES DE CONTROL DE SISTEMAS ELECTRICOS. UN ORDENADOR CONTROLA EL FUNCIONAMIENTO DEL SISTEMA MEDIANTE OBSERVACION DE SUS PARAMETROS A TRAVES DE UNA SERIE DE PUNTOS DE SALIDA POR LOS QUE TRANSITAN LOS IMPULSOS DE CONTROL HACIA LOS APARATOS A CONTROLAR DEL SISTEMA. UNA SERIE DE COMPENSADORES O APARATOS DE BLOQUEO ESTAN DISPUESTOS ENTRE ESTOS APARATOS Y EL ORDENADOR. EN UNO DE LOS PUNTOS DE SALIDA (12A) SE ENCUENTRA CONECTADO UN CIRCUITO OBSERVADOR DE IMPULSOS QUE RECIBE INFORMACION AL FINAL DE LA SERIE DE INSTRUCCIONES PROGRAMADAS POR EL ORDENADOR . UN CIRCUITO INICIADOR IMPIDE EL FUNCIONAMIENTO DEL CIRCUITO OBSERVADOR DE IMPULSOS CUANDO EL ORDENADOR INICIA O REPONE TODOS LOS CIRCUITOS LOGICOS. FINALMENTE, UN CIRCUITO DE RETARDO DE ARRANQUE PROPORCIONA A TODOS LOS CIRCUITOS LOGICOS TIEMPO SUFICIENTE PARA ALCANZAR EL ESTADO DE ESTABILIDAD.
MICROPASTILLA DE CIRCUITO INTEGRADO.
(16/12/1981). Solicitante/s: SPERRY RAND CORPORATION.
MICROPASTILLA DE CIRCUITO INTEGRADO. CONSTA DE UNA CADNA LOGICA FUNCIONAL DE TRATAMIENTO DE DATOS, OTRA CADENA DE TRATAMIENTO DE DATOS, CADA UNA CON UNA PLURALIDAD DE SALIDAS, UN CIRCUITO COMPARADOR DE CADA PAR DE SALIDAS CON UNA SEÑAL DE ERROR, UNOS CIRCUITOS DE ENTRADA DE VERIFICACION QUE RECIBEN LA SEÑAL DE ENTRADA, UNOS CIRCUITOS DE VERIFICACION DE SEÑAL DE ERROR DE RELOJ, UNAS ENTRADAS DE EXCESO DE ENERGIA, UN COMPARADOR DE ENTRADA DE ENERGIA Y UN CODIFICADOR DE ERROR.
INSTALACION SEGURA DE TRATAMIENTO DE DATOS.
(16/07/1981). Solicitante/s: LICENTIA PATENT-VERWALTUNGS-GMBH..
CIRCUITOS DE EMISION DE SEGURIDAD PARA INSTALACIONES DE TRATAMIENTO DE DATOS. CONSISTE EN UNIDADES DE MANDO QUE TRATAN LAS INFORMACIONES EN, AL MENOS, DOS CANALES Y QUE SON CONTROLADOS PASO A PASO; EN CADA CANAL ESTA CONTENIDA UNA LINEA GENERAL; A CADA LINEA GENERAL ESTAN CONECTADOS UN MICROORDENADOR DE FUNCIONAMIENTO INDEPENDIENTE, UNA MEMORIA DE INSCRIPCION DE LECTURA, UNA MEDIDA DE VALORES FIJOS Y UN MODULO DE MEMORIA PASADA; A CADA LINEA GENERAL ESTAN CONECTADOS UN CIRCUITO DE EMISION DE DATOS EN SERIE, Y LAS LINEAS GENERALES ESTAN UNIDAS ENTRE SI A TRAVES DE UNA UNIDAD DE COORDINACION SEGURA CONTRA FALLOS, LA CUAL CONTROLA A RECEPCION Y EMISION DE LAS INFORMACIONES.
UN DISPOSITIVO PARA EL SEGUIMIENTO DE FALLOS DE SOFTWARE.
(01/07/1981). Solicitante/s: STANDARD ELECTRICA, S.A..
SISTEMA DE SEGUIMIENTO Y LOCALIZACION DE FALLOS EN LOS PROGRAMAS DE OPERACIONALES DE COMPUTADORES. UN TRAZADOR CON MEMORIA SE CONECTA AL BUS DE DATOS Y AL BUS DE DIRECCION DEL COMPUTADOR, ANALIZANDOSE LAS SEÑALES RECOGIDAS EN LA MEMORIA DEL TRAZADOR CON LOS DATOS DE UN COMPARADOR, DE FORMA QUE SI NO ES NECESARIO NO SE ALMACENAN DATOS, RECOGIENDOSE EN LA MEMORIA SOLO AQUELLOS DATOS QUE SON UTILES PARA LOCALIZACION DE FALLOS. APLICACION A SISTEMAS TELEFONICOS DE CONMUTACION CONTROLADOS POR UN COMPUTADOR DE PROGRAMA ALMACENADO.
UN CIRCUITO LIBRE DE FALLOS PARA CONTROLAR UN RELE MEDIANTE DOS UNIDADES DE CONTROL INDEPENDIENTES ENTRE SI.
(01/06/1981). Solicitante/s: STANDARD ELECTRICA, S.A..
CIRCUITO DE CONTROL DE RELES MEDIANTE UNIDADES DE CONTROL INDEPENDIENTES. COMPRENDE DOS CONMUTADORES SEMICONDUCTORES CONECTADOS AL ARROLLAMIENTO DEL RELE , ESTANDO LOS CONMUTADORES CONTROLADOS POR UNIDADES DE CONTROL QUE COMPRENDEN MICROCOMPUTADORES Y ELEMENTOS DE MONITORIZACION QUE ESTAN CONECTADOS A TRAVES DE UNA LINEA DE PRUEBA A LA SAIDA DEL CONMUTADOR SEMICONDUCTOR . LAS ENTRADAS DE LOS CONMUTADORES ESTAN PRECEDIDAS POR MULTIVIBRADORES MONOESTABLES QUE CUANDO RECIBEN UN IMPULSO DE CONTROL CONECTAN EL CONMUTADOR SEMICONDUCTOR ASOCIADO RESPECTIVO DURANTE UN PERIODO PREDETERMINADO DE TIEMPO.
UN SISTEMA DE SEÑALIZACION PARA INTERCAMBIAR DATOS ENTRE UNIDADES DE SEÑALIZACION MEDIANTE MENSAJES DE DATOS.
(01/04/1981). Solicitante/s: STANDARD ELECTRICA, S.A..
SISTEMA DE SEÑALIZACION PARA INTERCAMBIAR DATOS ENTRE UNIDADES DE SEÑALIZACION MEDIANTE MENSAJES DE DATOS. UNA UNIDAD DE PROCESO CENTRAL (CPU), EN CONEXION CON UNA MEMORIA (MEM) Y UNA RED DE CONMUTACION DE TELECOMUNICACION (TSN) CONTROLAN UN SISTEMA DE CONMUTACION PARA TELECOMUNICACION. EN LA MEMORIA (MEM) SE UBICAN UNAS UNIDADES DE SEÑALIZACION (FMM1, FMM2) Y UN SISTEMA OPERATIVO (OS). LA INTERCONEXION ENTRE LAS UNIDADES DE SEÑALIZACION (FMM1, FMM2) SE BASA EN LA EXISTENCIA DE UNOS MENSAJES BASICOS DEL SISTEMA, DONDE NO SE ESPECIFICA EL DESTINO NI LA IDENTIDAD DE LOS DATOS, Y DE UNOS MENSAJES DIRIGIDOS DONDE VA ESPECIFICADO EL DESTINO EN LOS DATOS ASOCIADOS CON EL MENSAJE. LOS PRIMEROS ESTABLECEN UN PRIMER ENLACE ENTRE LAS UNIDADES DE SEÑALIZACION (FMM1, FMM2). E.
PROCEDIMIENTO DE INSCRIPCION DE UN CARACTER TESTIGO EN UNA MEMORIA COMPUESTA DE ELEMENTOS O CELULAS DE ALMACENAMIENTO CARGAS ELECTRICAS Y DISPOSITIVO OBTENIDO POR PROCEDIMIENTO.
(16/12/1980). Solicitante/s: COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII -.
SISTEMA DE CONTROL DEL CONTENIDO DE MEMORIAS Y SISTEMA DE PROTECCION EN ESTOS MEDIOS DE CONTROL EN MEMORIAS DE ALMACENAMIENTO DE CARGAS ELECTRICAS EVITANDO SU DETERIORO POR CARGAS ELECTROMAGNETICAS EXTERIORES. CONSISTE, EN EL CURSO DE LA FABRICACION DE LOS CIRCUITOS QUE INCORPORAN ESTAS MEMORIAS, EN DISTRIBUIR LAS MEMORIAS EN DOS ZONAS: UNAS ZONA TESTIGO PARA RECIBIR UN CARACTER TESTIGO, Y UNA SEGUNDA ZONA PARA CARGAR UN NUMERO DETERMINADO DE CELULAS DE ALMACENAMIENTO DE CARGAS, QUE COMPONEN LA ZONA TESTIGO, Y AISLAR EL CARACTER TESTIGO DE LOS CIRCUITOS DE ESCRITURA DE LA MEMORIA. MEMORIAS DE ALMACENAMIENTO DE CARGAS ELECTRICAS TIPO MOS Y MNOS.
DISPOSITIVO DE PRUEBA DE UN CARACTER TESTIGO INSCRITO EN UNA MEMORIA.
(16/09/1980). Solicitante/s: COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII -.
Dispositivo de prueba de un carácter testigo inscrito en una memoria, el cual posee un código binario previamente definido , y previamente registrado en una zona de memoria borrable de almacenamiento de cargas eléctricas, para garantizar la integridad de las informaciones contenidas en una memoria, estando tal memoria asociada a medios de maniobra que permiten la lectura del carácter testigo en la zona que le está reservada e impidiendo la escritura de información en dicha zona, caracterizado porque comprende un medio de comparación del carácter testigo leído a partir de los medios de maniobra, con el código binario previamente definido al efectuarse el registro del carácter testigo en el interior de dicha zona de memoria.
APARATO PARA EL PROCESO DE INFORMACION.
(16/09/1979). Solicitante/s: AMDAHL CORPORATION.
Aparato para el proceso de información, caracterizado porque comprende un aparato principal que incluye una pluralidad de puntos de circuito principal, cada uno de los cuales está activado a un estado real durante la operación de dicho aparato principal, y un aparato secundario para el proceso de información, independiente de dicho aparato de acceso, conectados a los puntos de circuito principal, para el acceso de la información indicando el estado real de dichos circuitos principales e incluyendo unos medios generadores para generar un valor de verificación actual que tenga un valor dependiente del estado actual de dichos puntos de circuito principal.
PERFECCIONAMIENTOS EN EQUIPOS DE PROCESO DE DATOS.
(16/02/1978) Perfeccionamientos en equipos de proceso de datos, que tiene una pluralidad de estaciones en línea, especialmente apropiado para registro automático de llamadas telefónicas, caracterizados porque se dota a cada equipo de medios de entrada y de utilización de datos en cada estación, una pluralidad de unidades de manejo y/o almacenamiento para registrar, en respuesta a la anotación de datos, detalles de una operación de proceso de datos requerida, pudiendo los medios de control generar en respuesta a los detalles registrados señales de interrogación e instrucción para transmisión a las unidades de manejo y/o almacenamiento de datos, recibir datos de algunas de las de manejo y/o almacenamiento de datos en respuesta a las señales de interrogación e instrucción y registrar los datos, y alimentar señales…
UN METODO DE SUPERVISION DE SEÑALES DE UN RELOJ EN UN SISTEMA DE DATOS DIGITALES.
(01/09/1977). Solicitante/s: TELEFONAKTIEBOLAGET L M ERICSSON.
Resumen no disponible.
MEJORAS INTRODUCIDAS EN UN SISTEMA DE PROCESO DE DATOS QUE INCLUYE UN SISTEMA DE MEMORIA LSI A BASE DE SEMICONDUCTORES.
(01/07/1977). Solicitante/s: SPERRY RAND CORPORATION.
Resumen no disponible.
UN METODO DE DETERMINAR UN DEFECTO DE FUNCIONAMIENTO EN UN APARATO ELECTRICO QUE TIENE UN CIERTO NUMERO DE OPERACIONES INDIVIDUALES.
(01/04/1977). Solicitante/s: WESTINGHOUSE ELECTRIC CORPORATION.
Resumen no disponible.
