CIP-2021 : H03M 9/00 : Conversión paralelo/serie o viceversa (memorias digitales en las cuales la información es desplazada por escalones G11C 19/00).
CIP-2021 › H › H03 › H03M › H03M 9/00[m] › Conversión paralelo/serie o viceversa (memorias digitales en las cuales la información es desplazada por escalones G11C 19/00).
CIP2021: Invenciones publicadas en esta sección.
Procedimiento de distribución de datos y procedimiento de agregación de datos, y aparatos relacionados a los mismos.
(08/01/2020) Un procedimiento de distribución de datos, que comprende:
recibir un primer flujo de paquetes;
dividir el primer flujo de paquetes para obtener un primer flujo de bloques de datos;
enviar el primer flujo de bloques de datos a un primer circuito;
procesar , mediante el primer circuito, el primer flujo de bloques de datos para obtener un primer flujo de datos;
distribuir , mediante el primer circuito, el primer flujo de datos a N1 segundos circuitos de M segundos circuitos en un circuito de capa física PHY, donde M es mayor que N1, el N1 es un entero positivo y M es un entero positivo;
y
procesar…
Arquitectura central en serie de memoria no volátil.
(03/09/2014) Sistema de memoria que comprende:
banco de memoria para suministrar datos de lectura de flujo de bits en serie en respuesta a una operación de lectura y para recibir datos de escritura de flujo de bits en serie en respuesta a una operación de escritura; y
ruta de datos en serie para unir los datos de lectura del flujo de bits en serie y los datos de escritura del flujo de bits en serie entre el banco de memoria y una interfaz de entrada/salida ;
donde la ruta de datos en serie incluye un mediador de datos para recibir datos de acceso en serie desde la interfaz de entrada/salida, donde los datos de acceso incluyen un comando y una dirección,
donde el mediador de datos incluye
convertidor de datos de comando para convertir el comando y la dirección en un formato paralelo, e
interruptor de…
Codificador en serie de doble velocidad de trasmisión de datos y baja desalineación de salida.
(26/03/2014) Un codificador en serie, que comprende:
un medio para almacenar una pluralidad de bits de entrada de datos;
un medio para almacenar una pluralidad de bits de entrada de selección;
un medio para emitir en serie la pluralidad de bits de entrada de datos de acuerdo a una secuencia de selección de entrada generada por la pluralidad de bits de entrada de selección, caracterizado por comprender adicionalmente
un medio para eliminar defectos de una salida de dicho medio de emisión en serie, generando por ello una salida de codificador en serie sin defectos, en el que dicho medio para eliminar defectos incluye una etapa de registro controlada por reloj que emite dos señales, y
un medio para seleccionar una de las dos señales como la salida del codificador en serie, y…
Sistema de memoria y método con modos en serie y en paralelo.
(19/02/2014) Un sistema de memoria, que comprende:
por lo menos un banco de memoria ; y
circuitos de interfaz configurados para comunicar con dicho por lo menos un banco de memoria ,teniendo los servicios de interfaz una serie de puertos de entrada y una serie de puertos de salida queson diferentes entre sí, estando configurada la serie de puertos de entrada para recibir señales desde circuitosexternos, estando configurada la serie de puertos de salida para entregar señales a los circuitos externos,
siendo configurables los circuitos de interfaz para funcionar en una serie de modos, para conexiones de laserie de puertos de entrada y la serie de puertos de salida , incluyendo dicha serie…
Codificador serie con doble tasa de trasmisión de datos con leve desalineación de salida.
(20/11/2013) Un codificador serie que comprende:
un medio para almacenar una pluralidad de bits de entrada de datos;
un medio para almacenar una pluralidad de bits de entrada de selección;
un medio para emitir en serie la pluralidad de bits de entrada de datos de acuerdo con una secuenciade selección de entrada generada por la pluralidad de bits de entrada de selección;
un medio para eliminar unas perturbaciones de baja frecuencia de una salida de dicho medio de salidaserie, generando con ello una salida de codificador serie sin perturbaciones de baja frecuencia (dout) en elque dicho medio para la eliminación de perturbaciones de baja frecuencia incluye una etapa de registroaccionada por reloj caracterizado…
PUERTOS DE DATOS DE ENTRADA/SALIDA.
(16/03/2000). Solicitante/s: ADVANCED MICRO DEVICES INC.. Inventor/es: MULLINS, JACQUELINE, PETERSON, JOSEPH W., BARTKOWIAK, JOHN, HENDRICKSON, ALAN F.
LA PRESENTE INVENCION DESCRIBE UN CIRCUITO DE PUERTOS DE DATOS DE ENTRADA/SALIDA, QUE CONECTA UN BUS DE DATOS PARALELO CON UN BUS DE DATOS EN SERIE DE ENTRADA Y UN BUS DE DATOS EN SERIE DE SALIDA. EL PUERTO DE DATOS DE ENTRADA/SALIDA ES SELECTIVAMENTE OPERABLE EN EL MODO LINEAL O EN EL MODO POR BUFFERS (CIRCUITOS INTERMEDIOS O MEMORIA BUFFER). EL PUERTO DE ENTRADA/SALIDA SE COMPONE DE UN REGISTRO DE INTERFAZ QUE ESTA CONECTADO A UN BUS DE DATOS PARALELOS, UN BUS DE ENTRADA EN SERIE Y UN BUS DE SALIDA EN SERIE; UN REGISTRO PROVISIONAL QUE ESTA CONECTADO EN SERIE AL REGISTRO DE INTERFAZ; UN REGISTRO DE SALIDA QUE ESTA CONECTADO EN PARALELO AL REGISTRO PROVISIONAL Y CONECTADO EN SERIE A UN BUS EN SERIE; Y UN REGISTRO DE ENTRADA, QUE ESTA CONECTADO EN PARALELO AL REGISTRO PROVISIONAL Y EN SERIE A UN BUS EN SERIE.
REGISTRO DE DESPLAZAMIENTO DE ENTRADA PARALELO DE N BITIOS A SALIDA PARALELO DE BITIOS VARIABLES.
(16/08/1999). Solicitante/s: ALCATEL. Inventor/es: PETERS, RICHARD WILLIAM.
LOS N-BITS PARALELOS DE DATOS SE INTRODUCEN EN UN REGISTRO DE DESPLAZAMIENTO DE SALIDA PARALELO EN PARALELO HECHO DE N + M N:1 MULTIPLEXORES PARALELOS Y SE PRODUCE LA SALIDA DE N-BITS PARALELOS TANTO DE DATOS PUROS COMO DE RELLENO EN DONDE, PARA CICLOS EN LOS CUALES SE INSERTAN BITS DE RELLENO, LOS BITS DE DATOS QUE NO HAN SALIDO SE HACEN RECIRCULAR PARA SALIR EN UN CICLO SUBSECUENTE SEGUIDOS POR LOS BITS DE DATOS QUE ENTRAN NUEVAMENTE, ESTO REPRESENTA UNA VENTAJA EN UNA TECNICA DE RELLENO DE BITS EN LA QUE PUEDE INICIARSE UNA FORMA ENVOLVENTE DE CARGA SINCRONA EN UNA UBICACION SELECCIONADA EN UN CICLO DE UNA SEÑAL DE TRANSPORTE SINCRONA MONITORIZANDO UNA SEÑAL DE INICIO DE CICLO Y SUMINISTRANDO UNA SEÑAL DE COMIENZO DE LA FORMA EN UN PUNTO SELECCIONADO DESPUES DE LA PRESENCIA DE LA SEÑAL DE INICIO DEL CICLO.
CONVERTIDOR SERIE-PARALELO Y PARALELO-SERIE FOTONICO.
(16/05/1997). Solicitante/s: ALCATEL CIT. Inventor/es: GABRIAGUES, JEAN-MICHEL, LE ROY, GUY.
EL PRESENTE DISPOSITIVO FOTONICO COMPRENDE UN CIRCUITO OPTICO INTEGRADO PLACIARIO CON UNA DISPOSICION PERIODICA DE ELEMENTOS AMPLIFICADORES SEMICONDUCTORES (20.N) Y DE GUIAS DE INTERCONEXION PASIVOS (10.N). ESTAN DISPUESTAS UNAS ENTRADAS Y UNAS SALIDAS OPTICAS (30.N) DE MANERA QUE LOS TIEMPOS DE PROPAGACION DE LAS SEÑALES ENTRE ENTRADAS Y/O SALIDAS SUCESIVAS SEAN IDENTICOS ENTRE SI. LA INVENCION SE APLICA A DISPOSITIVOS DE TRATAMIENTO DE SEÑALES OPTICAS BINARIAS DE FRECUENCIA DETERMINADA, PARTICULARMENTE PARA LA CONVERSION DE UN FLUJO DE INFORMACIONES DE TIPO SERIE EN UN FLUJO DE INFORMACION DE TIPO PARALELO Y VICEVERSA.
DISPOSITIVO Y METODO DE SELECCION DE LOS TIEMPOS DE RETARDO DE IMPULSOS DE TRANSFERENCIA.
(01/10/1996). Solicitante/s: ALCATEL N.V.. Inventor/es: TYRRELL, RAYMOND EUGENE, BRISCOE, MILTON RODNEY.
UN SELECTOR DE FASES DE RETARDO DE CIRCUITO FILTRO DE TRANSFERENCIA ASEGURA LA TRANSFERENCIA EXACTA DE DATOS DESDE CIRCUITERIA DE GRAN VELOCIDAD A CIRCUITERIA DE BAJA VELOCIDAD, A TRAVES DEL USO DE UN MODULO DE FASES DE RETARDO, COMPRENDIENDO UNA PLURALIDAD DE FASES , Y UN MULTIPLEXOR ASOCIADO, PARA SELECCIONAR UNO DE LAS FASES DE RETARDO, PARA PROPORCIONAR LA RECEPCION EXACTA DE DATOS PARALELOS MEDIANTE LA CIRCUITERIA DE BAJA VELOCIDAD, DESDE LA CIRCUITERIA DE ALTA VELOCIDAD. EL SELECTOR DE FASES DE RETARDO DE CIRCUITO FILTRO DE TRANSFERENCIA INCORPORA UN MODULO DE IDENTIFICACION DE CANAL DE SINCRONIZACION, PARA DETECTAR LA INFORMACION DEL CANAL DE INFORMACION EN LOS CUADROS DE DATOS TRANSFERIDOS DESDE LA CIRCUITERIA DE ALTA VELOCIDAD A LA CIRCUITERIA DE BAJA VELOCIDAD, Y TAMBIEN INCLUYE LA CIRCUITERIA DE CONTROL PARA AJUSTAR LA FASE DE RETARDO SELECCIONADA, HASTA QUE SE DETECTA LA IDENTIFICACION DEL CANAL DE SINCRONIZACION.
TECNICA PARA CONVERSION DE IDA Y VUELTA ENTRE UNA PLURALIDAD DE N CORRIENTES DE BITS SINCRONIZADAS EN SERIE Y UN FORMATO TDM (MULTIPLEXADO POR DIVISION DE TIEMPO) PARALELO.
(16/02/1996) EL INVENTO ACTUAL SE REFIERE A LAS TECNICAS PARA CONVERSION BIDIRECCIONAL ENTRE UN PRIMER FORMATO QUE COMPRENDE TRENES BINARIOS EN SERIE CONCURRENTE N Y UN SEGUNDO FORMATO QUE COMPRENDE UN TREN BINARIO TDM PARALELO DE N PALABRAS, USANDO UN CONJUNTO DE ELEMENTOS DE ALMACENAJE, CADA TREN BINARIO QUE COMPRENDE M-BITS POR PALABRA. EN FUNCIONAMIENTO, LAS N PALABRAS DEL TREN BINARIO DE ENTRADA SE DESVIAN SECUENCIALMENTE EN UNA DIRECCION PREDETERMINADA DENTRO DEL CONJUNTO DE ELEMENTOS DE ALMACENAMIENTO DE FORMA QUE LAS N PALABRAS CAEN PARALELAS UNA CON LA OTRA A LO LARGO DE UN PRIMER EJE DEL CONJUNTO. DURANTE EL ULTIMO PERIODO DE SINCRONIZACION DE LAS N PALABRAS, LOS DATOS ASOCIADOS CON LOS ELEMENTOS DE ALMACENAMIENTO QUE NO CAEN SOBRE UNA DIAGONAL PREDETERMINADA…
DISPOSICION PARA LA RECEPCION DE DATOS.
(01/04/1993). Solicitante/s: BLAUPUNKT-WERKE GMBH. Inventor/es: POSCHEN, DIETER.
CON UNA DISPOSICION PARA LA RECEPCION DE DATOS, LOS CUALES SE TRANSMITEN EN SERIES, PARTICULARMENTE EN CONJUNTO CON OTRAS INFORMACIONES, CON LO CUAL UN BLOQUE DE DATOS MUESTRA 26 BITS Y CUATRO BLOQUES DE DATOS ESTAN JUNTADOS A UN GRUPO, ESTA PREVISTO UN CONTADOR BINARIO DE OCHO CIFRAS, CON EL CUAL LAS CINCO CIFRAS DE MENOS VALENCIA DEL CONTADOR BINARIO ESTAN ACCIONADOS COMO CONTADOR -26- MODULO Y DOS CIFRAS BINARIAS COMO CONTADOR-CUATRO-MODULO.
DISPOSITIVO PARA TRANSMISION EN SERIE DE VALORES DE MEDIDA DIGITABLE DE UN CONVERTIDOR DE VALORES.
(01/10/1992) EN UN CONVERTIDOR DE VALORES TAL SE EXPLORAN LOS INDICIOS DE CODIGO (CS1-CS5) DE UN DISCO DE CODIGO (C) GIRATORIO DE UNA UNIDAD DE TANTEO (A) DE LUZ ELECTRICA. LOS VALORES BINARIOS (BNL-BN5) PROPORCIONADOS POR LA UNIDAD DE TANTEO (A) DE LOS VALORES DE MEDIDA (MN) DIGITALES INDIVIDUALES SE ENCUENTRAN EN LA ENTRADA PARALELA (PE1-PE5) DE UN REGISTRO DE DISCO SERIAL PARALELO, CUYA SALIDA DE SERIE (SA) ESTA CONECTADA SOBRE UNA CONDUCCION DE DATOS (DL) CON UN DISPOSITIVO DE ANALISIS (AW). UN CADENCIOMETRO (TGE) EXTERNO IMPULSA CON CADENCIA DE SEÑALES DE TANTEO (TF) EXTERNA POR UN LADO LA ENTRADA DE TANTEO (TE) DEL REGISTRO DE DISCO DE SERIE PARALELO (PSS) Y POR OTRO LADO SOBRE UN MIEMBRO DIFERENCIAL (DG) DE LA ENTRADA DE ASENTAMIENTO (RE1, RE2) DE UN CONMUTADOR SECUENCIAL DE TANTEO (TSS1) CUYA SEÑAL DE CONMUTACION (US1) DE LA…
CIRCUITO ELECTRONICO PARA SUMINISTRAR A UN DISPOSITIVO PROGRAMABLE DATOS EN SERIE PROCEDENTES DE UN BUS PARALELO.
(16/05/1991). Ver ilustración. Solicitante/s: ALCATEL STANDARD ELECTRICA, S.A.. Inventor/es: ARRANZ CASADO, JULIO CRISTOBAL.
CIRCUITO ELECTRONICO PARA SUMINISTRAR A UN DISPOSITIVO PROGRAMABLE DATOS EN SERIE PROCEDENTES DE UN BUS PARALELO. QUE TIENE POR OBJETO EFECTUAR LA PROGRAMACION DEL DISPOSITIVO DESDE UN PROCESADOR CENTRAL, PARA LO QUE CUENTA CON UN INTERFAZ CUYA SALIDA ESTA CONECTADA A UN CONVERSOR PARALELO-SERIE QUE A SU VEZ ESTA CONECTADO AL DISPOSITIVO PROGRAMABLE AL OBJETO DE PROPORCIONARLE LOS DATOS DE PROGRAMACION. EL CIRCUITO ELECTRONICO INCLUYE ADEMAS UN GENERADOR DE SEÑALES QUE ESTA CONECTADO AL CONVERSOR PARALELO-SERIE , AL DISPOSITIVO CON INTERFAZ SERIE DE PROGRAMACION , AL INTERFAZ Y A UN BLOQUE DE CONTROL , AL OBJETO DE PROPORCIOANRLES LAS DISTINTAS SEÑALES QUE POSIBILITAN SU FUNCIONAMIENTO. EL BLOQUE DE CONTROL ESTA CONECTADO AL DISPOSITIVO PROGRAMABLE PARA PROPORCIONAR LA SEÑAL DE SELECCION DE DICHO DISPOSITIVO . EL PROCESADOR CENTRAL VE AL CIRCUITO ELECTRONICO COMO UN CONJUNTO DE DIRECCIONES DE ESCRITURA Y LECTURA.
DISPOSITIVO PARA COMUNICACION DE ORDENADORES POR ENLACE RADIOLECTRICO.
(16/08/1988). Solicitante/s: DE FELIPE HERNANDEZ, ALVARO.
ESTE DISPOSITIVO PARA COMUNICACION DE ORDENADORES POR ENLACE RADIOELECTRICO PERMITE EL INTERCAMBIO DE DATOS ENTRE DOS O MAS ORDENADORES, SIN MEDIACION DE LINEAS DE TRANSMISION, MEDIANTE LA UTILIZACION DE UN TRANSMISOR/RECEPTOR DE RADIOFRECUENCIA. LAS PALABRAS DIGITALES A TRANSMITIR SON SERIALIZADAS Y CONVERTIDAS EN UNA SERIE ALTERNANTE DE DOS TONOS DE AUDIOFRECUENCIA, EN RECEPCION DEL MODO OPUESTO; DECODIFICA LOS DOS TONOS EN DOS ESTADOS LOGICOS, LOS PARALELIZA, Y PONE LA PALABRA ASI RECONSTRUIDA A DISPOSICION DEL ORDENADOR. TODO ELLO PERMITE LA COMUNICACION ENTRE ORDENADORES INSTALADOS PROVISIONALMENTE LEJOS DE LAS REDES DE COMUNICACION HABITUALES, INCLUSO A BORDO DE VEHICULOS, NAVES O AERONAVES EN MOVIMIENTO. TODO EL DISPOSITIVO ESTA REALIZADO CON COMPONENTES INTEGRADOS DE FACIL ADQUISICION Y LIMITADOS AL MINIMO IMPRESCINDIBLE, A FIN DE ECONOMIZAR CONSUMO Y PODER SER ALIMENTADOS DESDE LOS MISMOS ORDENADORES, FUNCIONANDO CON UNA UNICA TENSION DE ALIMENTACION DE CINCO VOLTIOS.
UN DISPOSITIVO DE CONVERSIONES PARA UN SISTEMA DIGITAL.
(01/09/1978). Solicitante/s: STANDARD ELECTRICA, S.A..
Resumen no disponible.
