(23/10/2019) Un dispositivo de circuito de retención que comprende: una primera entrada para recibir una señal de control de reinicio ; una segunda entrada que responde a una salida de un registro ; y un circuito lógico adaptado para reiniciar condicionalmente el registro basado en la segunda entrada en respuesta a la recepción de la señal de control de reinicio en la primera entrada ; caracterizado por que el circuito lógico comprende: una compuerta NAND , uno o más inversores y una compuerta OR ; y un transistor que incluye un terminal de compuerta acoplado a una salida de la compuerta OR y que responde a la compuerta OR para reiniciar el registro a un estado conocido; en el que la compuerta NAND incluye una primera entrada que responde…

(28/08/2019) Dispositivo de memoria que corrige automáticamente el efecto de colisiones de partículas de alta energía, que comprende una célula (CM) de memoria; - unos medios (MRET) de retención, durante un retardo determinado, de un umbral ejemplar de un valor (Qd) memorizado en dicha célula (CM) de memoria, caracterizado porque el dispositivo de memoria comprende además: - unos medios (MDET) de detección de un cambio de estado de dicha célula (CM) de memoria, por comparación del valor (Qd) memorizado en dicha célula (CM) de memoria con el valor en retención en dichos medios (MRET) de retención; y - unos medios (MG) de gestión que comprenden unos medios de multiplexado adaptados para determinar si un cambio de estado de dicha célula (CM) de memoria detectado es debido a una colisión de partículas de alta energía o es un cambio de estado controlado,…

(29/03/2019) Un dispositivo de baja potencia, que comprende: una ruta de reloj para propagar una señal de reloj, en el que la ruta de reloj incluye una pluralidad de transistores; una fuente de reloj configurada para generar la señal de reloj, teniendo la señal de reloj un estado alto correspondiente a un voltaje alto que está por encima de los voltajes umbral de los transistores en la ruta de reloj ; una ruta de datos para propagar una señal de datos, en el que la ruta de datos incluye una pluralidad de transistores; una fuente de datos configurada para generar la señal de datos, teniendo la señal de datos un estado alto correspondiente a un voltaje bajo que está por debajo de los voltajes umbral de los transistores en la ruta de datos ; y …

(09/01/2019) Un procedimiento para dividir una señal de reloj de entrada por una proporción de división programable, el procedimiento que comprende: contar , en los bordes de la señal de reloj de entrada, el módulo de la proporción de división programable para producir una señal de recuento; producir , en función de la señal de recuento y la proporción de división programable, una señal de reloj de media tasa común, una señal de reloj de media tasa par y una señal de reloj de media tasa impar, cada una alternando a una mitad de la tasa de la señal de reloj de salida; y combinar la señal de reloj de media tasa común y la señal de reloj de media tasa par para producir una señal de reloj par; combinar la señal de reloj de media tasa común y la señal de reloj de media tasa impar para producir una señal de reloj impar; y seleccionar…

(11/05/2016) Un método para atenuar el efecto de quemado y permitir la realización de un proceso de inicio con respecto a un dispositivo que comprende una pluralidad de elementos de memoria que pueden cambiarse, en donde los elementos de memoria tienen la capacidad de, tras el inicio, generar un patrón de respuesta de valores de inicio útiles para la identificación dado que el patrón de respuesta depende de características físicas de los elementos de memoria, comprendiendo los elementos de memoria un bucle de realimentación que usa transistores, el método caracterizado por la etapa de, tras el inicio de los elementos de memoria, escritura de un patrón de datos en los elementos de memoria que es el inverso a un patrón…

(30/05/2013) Componente en circuito integrado que incluye un criptoprocesador , caracterizado por incluir una o variasestructuras internas (3a-6b) de activación parásita de tipo activación de un tiristor parásito y/o activación de untransistor bipolar parásito y porque un umbral de energía de activación de las estructuras parásitas, tiristoresparásitos y/o transistores bipolares parásitos, es inferior a una cantidad de energía necesaria para hacercambiar de estado una báscula del componente.