Método para controlar un nodo de comprobación de un decodificador NB-LDPC y nodo de comprobación correspondiente.

Método para controlar un nodo de comprobación de un decodificador para decodificar códigos de LDPC no binarios,

recibiendo dicho nodo de comprobación dc listas de entrada Ui de nm elementos (Ui[j]) y entregando dc listas de salida Vi de n'm elementos (Vi[j]), con i∈[1...dc], con dc>2, cada elemento de las listas de entrada o de salida, denominado respectivamente elemento de entrada y de salida, que comprende un valor de fiabilidad (LLR(Ui[j]), LLR(Vi[j])) asociado a un símbolo (GF(Ui[j]), GF(Vi[j])) de un Campo de Galois GF(q) con q>nm y q>n'm, ordenándose sustancialmente los elementos de entrada y elementos de salida de acuerdo con los valores de fiabilidad respectivamente en dicha lista de entrada y lista de salida, estando dicho método caracterizado por que incluye las siguientes etapas:

- añadir dc elementos de entrada de las listas de entrada Ui para generar una pluralidad de sumas denominadas síndromes, perteneciendo cada uno de dichos elementos de entrada a una lista de entrada distintiva entre las dc listas de entrada Ui y comprendiendo cada síndrome un valor de fiabilidad que es la suma de los valores de fiabilidad de dichos elementos de entrada y un símbolo del campo de Galois que es la suma de los símbolos de dichos elementos de entrada en el campo de Galois,

- para cada lista de salida Vi, aplicar una descorrelación a los síndromes restando el elemento de entrada de la lista de entrada Ui, de los síndromes para generar síndromes descorrelacionados, y

- para cada lista de salida Vi, seleccionar, como elementos de salida de dicha lista de salida Vi, los n'm síndromes descorrelacionados que tienen los valores de fiabilidad más altos y generados para dicha lista de salida Vi.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E15290110.

Solicitante: TECHNISCHE UNIVERSITAT KAISERSLAUTERN.

Inventor/es: SCHLAFER, PHILIPP, BOUTILLON,EMMANUEL, LEHNIGK-EMDEN,TIMO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • H03M13/11 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03M CODIFICACION, DECODIFICACION O CONVERSION DE CODIGO, EN GENERAL (por medio de fluidos F15C 4/00; convertidores ópticos analógico/digitales G02F 7/00; codificación, decodificación o conversión de código especialmente adaptada a aplicaciones particulares, ver las subclases apropiadas, p. ej. G01D, G01R, G06F, G06T, G09G, G10L, G11B, G11C, H04B, H04L, H04M, H04N; cifrado o descifrado para la criptografía o para otros fines que implican la necesidad de secreto G09C). › H03M 13/00 Codificación, decodificación o conversión de código para detectar o corregir errores; Hipótesis básicas sobre la teoría de codificación; Límites de codificación; Métodos de evaluación de la probabilidad de error; Modelos de canal; Simulación o prueba de códigos (detección o correción de errores para la conversión de código o la conversión analógico/digital, digital/analógica H03M 1/00 - H03M 11/00; especialmente adaptados para los computadores digitales G06F 11/08, para el registro de la información basado en el movimiento relativo entre el soporte de registro y el transductor G11B, p. ej. G11B 20/18, para memorias estáticas G11C). › usando bits de paridad múltiple.

PDF original: ES-2660581_T3.pdf

 

Patentes similares o relacionadas:

Uso de decisiones de bits fáciles para mejorar la desmodulación DPSK de datos SPS, del 30 de Abril de 2019, de QUALCOMM INCORPORATED: Un procedimiento de desmodulación de datos, dicho procedimiento que comprende: proporcionar una primera señal de entrada que comprende una palabra de […]

Intercalador de bits para un sistema de BICM con códigos QC LDPC, del 6 de Marzo de 2019, de PANASONIC CORPORATION: Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de verificación de paridad de baja densidad […]

Entrelazador de bits para un sistema BICM con códigos QC LDPC, del 28 de Febrero de 2019, de PANASONIC CORPORATION: Un método de entrelazado de bits para entrelazar bits de una palabra de código generada en base a un esquema de codificación con comprobación de paridad de baja densidad […]

Entrelazador de bits para un sistema BICM con códigos de tipo QC LDPC, del 26 de Febrero de 2019, de PANASONIC CORPORATION: Un procedimiento de entrelazado de bits para entrelazar bits de una palabra de código generada basándose en un esquema de codificación de comprobación de paridad de baja densidad […]

Codificación y descodificación de un código LDPC con tasa 18/30 (3/5) de longitud 64.800, del 25 de Enero de 2019, de Saturn Licensing LLC: Aparato de procesamiento de datos que comprende: una unidad de codificación configurada para codificar bits de información a un código […]

Método, dispositivo y sistema de codificación y decodificación, del 3 de Octubre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de codificación de datos de ráfagas, en el que el método comprende: seleccionar un tipo de codificación de corrección de errores hacia adelante, FEC, […]

Método de ecualización Turbo y sistema de ecualización Turbo, del 24 de Septiembre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método para implementar una compensación de ecualización Turbo en un sistema ecualizador Turbo que comprende múltiples ecualizadores Turbo , comprendiendo […]

Aparato y procedimiento para codificar y decodificar canales en un sistema de comunicación usando códigos de verificación de paridad de baja densidad, del 28 de Febrero de 2018, de SAMSUNG ELECTRONICS CO., LTD.: Un procedimiento para codificar bits de información para su transmisión a través de un canal en un sistema de comunicación que usa un código de verificación de paridad […]

Otras patentes de la CIP H03M13/11